JPH1127595A - 字幕検出装置 - Google Patents
字幕検出装置Info
- Publication number
- JPH1127595A JPH1127595A JP17977597A JP17977597A JPH1127595A JP H1127595 A JPH1127595 A JP H1127595A JP 17977597 A JP17977597 A JP 17977597A JP 17977597 A JP17977597 A JP 17977597A JP H1127595 A JPH1127595 A JP H1127595A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- value
- comparing
- integrated value
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 字幕検出装置の大部分をアナログ回路で実現
する。 【解決手段】 コンパレータＱ２，Ｑ４は、入力輝度信
号（ａ）の１ラインがしきい値ｒｅｆＬ１，ｒｅｆＬ２
（ｒｅｆＬ１＞ｒｅｆＬ２）より大きい間Ｈｉレベルと
なる時間のパルス（ｃ，ｄ）を出力し、積分器でそれぞ
れ積分し、コンパレータＱ８，Ｑ７は各積分値（ｆ，
ｇ）がしきい値ｒｅｆＣ１，ｒｅｆＣ３より小さい間Ｈ
ｉレベルのパルス（ｉ，ｊ）を出力する。ＮＯＲ回路Ｑ
３は、パルス（ｃ）と（ｄ）のＮＯＲをとり、積分器Ｑ
６はＮＯＲ値（ｅ）（ｒｅｆＬ１より小さくｒｅｆＬ２
より大きい間Ｈｉレベル）を積分し、コンンパレータＱ
９は積分値（ｈ）がしきい値ｒｅｆＣ２より大きい間Ｈ
ｉレベルのパルス（ｋ）を出力する。ＡＮＤ回路Ｑ１１
は、パルス（ｉ）、（ｋ）および（ｊ）のＡＮＤをと
り、ＡＮＤ値（ｌ）にＨｉレベル部分があれば、そのラ
インは字幕情報を含むことになる。
する。 【解決手段】 コンパレータＱ２，Ｑ４は、入力輝度信
号（ａ）の１ラインがしきい値ｒｅｆＬ１，ｒｅｆＬ２
（ｒｅｆＬ１＞ｒｅｆＬ２）より大きい間Ｈｉレベルと
なる時間のパルス（ｃ，ｄ）を出力し、積分器でそれぞ
れ積分し、コンパレータＱ８，Ｑ７は各積分値（ｆ，
ｇ）がしきい値ｒｅｆＣ１，ｒｅｆＣ３より小さい間Ｈ
ｉレベルのパルス（ｉ，ｊ）を出力する。ＮＯＲ回路Ｑ
３は、パルス（ｃ）と（ｄ）のＮＯＲをとり、積分器Ｑ
６はＮＯＲ値（ｅ）（ｒｅｆＬ１より小さくｒｅｆＬ２
より大きい間Ｈｉレベル）を積分し、コンンパレータＱ
９は積分値（ｈ）がしきい値ｒｅｆＣ２より大きい間Ｈ
ｉレベルのパルス（ｋ）を出力する。ＡＮＤ回路Ｑ１１
は、パルス（ｉ）、（ｋ）および（ｊ）のＡＮＤをと
り、ＡＮＤ値（ｌ）にＨｉレベル部分があれば、そのラ
インは字幕情報を含むことになる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばアスペクト
比が１６：９等のワイドアスペクトのテレビジョン受信
機に係り、特にその入力された映像信号に含まれる字幕
情報を検出する字幕検出装置に関する。
比が１６：９等のワイドアスペクトのテレビジョン受信
機に係り、特にその入力された映像信号に含まれる字幕
情報を検出する字幕検出装置に関する。
【０００２】
【従来の技術】従来の字幕検出装置として、特開平８−
３１７３１２号の図１に示すものがある。この従来の装
置は、映像信号中に含まれる字幕情報を検出する方法と
して、次の特徴を利用してる。即ち、 （１）字幕は、一般に高輝度である。
３１７３１２号の図１に示すものがある。この従来の装
置は、映像信号中に含まれる字幕情報を検出する方法と
して、次の特徴を利用してる。即ち、 （１）字幕は、一般に高輝度である。
【０００３】（２）字幕は、暗部を背景としている。
【０００４】（３）従って、中間輝度はない（背景と字
幕との境目は、急峻にレベル変化する）。
幕との境目は、急峻にレベル変化する）。
【０００５】前記公開公報の図１の字幕検出装置の前段
に、Ａ／Ｄ変換回路が配置されている。このＡ／Ｄ変換
回路は、まず入力された映像信号をあるクロックでサン
プリングし、Ａ／Ｄ変換する。
に、Ａ／Ｄ変換回路が配置されている。このＡ／Ｄ変換
回路は、まず入力された映像信号をあるクロックでサン
プリングし、Ａ／Ｄ変換する。
【０００６】このＡ／Ｄ変換されたディジタル信号を画
素として、前記図１の字幕検出装置に入力し、装置内の
コンパレータで高輝度のもの、中間輝度のもの、低輝度
のものに選別する。その選別された画素数を、続くカウ
ンターで計数し、その後１ライン当たりの割合を予め設
定された値と比較する事により、字幕に該当するライン
であるか否かを判定している。
素として、前記図１の字幕検出装置に入力し、装置内の
コンパレータで高輝度のもの、中間輝度のもの、低輝度
のものに選別する。その選別された画素数を、続くカウ
ンターで計数し、その後１ライン当たりの割合を予め設
定された値と比較する事により、字幕に該当するライン
であるか否かを判定している。
【０００７】
【発明が解決しようとする課題】上述したように、ディ
ジタル処理を前提とした字幕検出装置では、高価なＡ／
Ｄ変換回路を必要とし、続くロジック回路も複雑であ
る。
ジタル処理を前提とした字幕検出装置では、高価なＡ／
Ｄ変換回路を必要とし、続くロジック回路も複雑であ
る。
【０００８】また、精度を上げるためには、サンプル数
を増やすか、あるいはビット数を増やす必要があるが、
これには更に高速のＡ／Ｄ変換回路を必要とし、Ａ／Ｄ
変換回路そのもののコストを増大させ、これに加えて続
くカウンター等のビット数を増やす事になるのでロジッ
ク回路も大規模になる。
を増やすか、あるいはビット数を増やす必要があるが、
これには更に高速のＡ／Ｄ変換回路を必要とし、Ａ／Ｄ
変換回路そのもののコストを増大させ、これに加えて続
くカウンター等のビット数を増やす事になるのでロジッ
ク回路も大規模になる。
【０００９】つまり、従来の字幕検出装置の構成におい
て、回路のコスト及び性能は、入力前のＡ／Ｄ変換回路
で決定されるため、結果として現実的にはあまり精度を
良くする事が出来ず、誤検出が多くなるという欠点が有
った。
て、回路のコスト及び性能は、入力前のＡ／Ｄ変換回路
で決定されるため、結果として現実的にはあまり精度を
良くする事が出来ず、誤検出が多くなるという欠点が有
った。
【００１０】そこで本発明は、装置の大部分をアナログ
回路で実現することににより安価な字幕検出装置を提供
することを目的とする。
回路で実現することににより安価な字幕検出装置を提供
することを目的とする。
【００１１】
【課題を解決するための手段】入力映像信号の１ライン
を、互いに異なる２以上のレベル範囲に属する時間を示
す２以上の信号に変換する変換手段と、前記変換手段か
らの時間を示す各信号の時間を検出する検出手段と、前
記検出手段からの各検出信号とそれぞれ所定のしきい値
との大小を比較する比較手段と、前記比較手段からの各
比較結果から、前記入力映像信号の１ラインに字幕情報
が含まれているか否かを判定する判定手段とを具備した
ことを特徴とする。
を、互いに異なる２以上のレベル範囲に属する時間を示
す２以上の信号に変換する変換手段と、前記変換手段か
らの時間を示す各信号の時間を検出する検出手段と、前
記検出手段からの各検出信号とそれぞれ所定のしきい値
との大小を比較する比較手段と、前記比較手段からの各
比較結果から、前記入力映像信号の１ラインに字幕情報
が含まれているか否かを判定する判定手段とを具備した
ことを特徴とする。
【００１２】
【発明の実施の形態】図１に、本発明の字幕検出装置の
第１の実施の形態の構成を示す。そして図２は、図１の
装置の動作を説明するためのタイミング図である。
第１の実施の形態の構成を示す。そして図２は、図１の
装置の動作を説明するためのタイミング図である。
【００１３】入力の輝度信号（特許請求の範囲に記載の
映像信号の範疇に入る）（ａ）が、クランプ回路、バッ
ファＱ１、ＬＰＦを介して、コンパレータＱ２の非反転
入力端子と、コンパレータＱ４の反転入力端子に供給さ
れる。
映像信号の範疇に入る）（ａ）が、クランプ回路、バッ
ファＱ１、ＬＰＦを介して、コンパレータＱ２の非反転
入力端子と、コンパレータＱ４の反転入力端子に供給さ
れる。
【００１４】コンパレータＱ２は、入力輝度信号（ａ）
の１ラインが、しきい値ｒｅｆＬ１より大きい間（第１
のレベル範囲）の時間のパルス（ｃ）を、次のＮＯＲ回
路Q3の一方の入力端子と反転型の積分器Ｑ５に出力す
る。具体的にはパルス（ｃ）のＨｉレベルの期間が、ｒ
ｅｆＬ１より大きい間の時間を示している。
の１ラインが、しきい値ｒｅｆＬ１より大きい間（第１
のレベル範囲）の時間のパルス（ｃ）を、次のＮＯＲ回
路Q3の一方の入力端子と反転型の積分器Ｑ５に出力す
る。具体的にはパルス（ｃ）のＨｉレベルの期間が、ｒ
ｅｆＬ１より大きい間の時間を示している。
【００１５】コンパレータＱ４は、入力輝度信号（ａ）
の１ラインが、しきい値ｒｅｆＬ２より小さい間（第３
のレベル範囲）の時間のパルス（ｄ）を、次のＮＯＲ回
路Ｑ３の他方の入力端子と反転型の積分器Ｑ７に出力す
る。具体的にはパルス（ｄ）のＨｉレベルの期間が、ｒ
ｅｆＬ２より小さい間の時間を示している。
の１ラインが、しきい値ｒｅｆＬ２より小さい間（第３
のレベル範囲）の時間のパルス（ｄ）を、次のＮＯＲ回
路Ｑ３の他方の入力端子と反転型の積分器Ｑ７に出力す
る。具体的にはパルス（ｄ）のＨｉレベルの期間が、ｒ
ｅｆＬ２より小さい間の時間を示している。
【００１６】ＮＯＲ回路Ｑ３は、パルス（ｃ）と（ｄ）
のＮＯＲをとり、入力輝度信号（ａ）の１ラインが、し
きい値ｒｅｆＬ１より小さくしきい値ｒｅｆＬ２より大
きい間（第２のレベル範囲）の時間のパルス（ｅ）を、
次の反転型の積分器Ｑ６に出力する。具体的にはパルス
（ｅ）のＨｉレベルの期間が、ｒｅｆＬ１より小さくｒ
ｅｆＬ２より大きい間の時間を示している。
のＮＯＲをとり、入力輝度信号（ａ）の１ラインが、し
きい値ｒｅｆＬ１より小さくしきい値ｒｅｆＬ２より大
きい間（第２のレベル範囲）の時間のパルス（ｅ）を、
次の反転型の積分器Ｑ６に出力する。具体的にはパルス
（ｅ）のＨｉレベルの期間が、ｒｅｆＬ１より小さくｒ
ｅｆＬ２より大きい間の時間を示している。
【００１７】なお図２（ｂ）は、１ラインの期間を参考
として示しものである。また、ｒｅｆＬ１＞ｒｅｆＬ２
に関係にある。そして、ｒｅｆＬ１としては、例えば５
０ＩＲＥであり、ｒｅｆＬ２としては、例えば２０ＩＲ
Ｅである。
として示しものである。また、ｒｅｆＬ１＞ｒｅｆＬ２
に関係にある。そして、ｒｅｆＬ１としては、例えば５
０ＩＲＥであり、ｒｅｆＬ２としては、例えば２０ＩＲ
Ｅである。
【００１８】積分器Ｑ５は、パルス（ｃ）を積分し、積
分値（ｆ）をコンパレータＱ８の反転入力端子に出力す
る。積分器Ｑ６は、パルス（ｅ）を積分し、積分値
（ｈ）をコンパレータＱ９の非反転入力端子に出力す
る。積分器Ｑ７は、パルス（ｄ）を積分し、積分値
（ｇ）をコンパレータＱ１０の反転入力端子に出力す
る。
分値（ｆ）をコンパレータＱ８の反転入力端子に出力す
る。積分器Ｑ６は、パルス（ｅ）を積分し、積分値
（ｈ）をコンパレータＱ９の非反転入力端子に出力す
る。積分器Ｑ７は、パルス（ｄ）を積分し、積分値
（ｇ）をコンパレータＱ１０の反転入力端子に出力す
る。
【００１９】コンパレータＱ８は、積分値（ｆ）としき
い値ｒｅｆＣ１（例えば、５３．６μｓに対して１５％
の定数）を比較し、積分値（ｆ）がｒｅｆＣ１より小さ
い期間、Ｈｉレベルとなるパルス（ｉ）を出力する。
い値ｒｅｆＣ１（例えば、５３．６μｓに対して１５％
の定数）を比較し、積分値（ｆ）がｒｅｆＣ１より小さ
い期間、Ｈｉレベルとなるパルス（ｉ）を出力する。
【００２０】コンパレータＱ９は、積分値（ｈ）としき
い値ｒｅｆＣ２（例えば、５３．６μｓに対して所定％
の定数）を比較し、積分値（ｈ）がしきい値ｒｅｆＣ２
より大きい期間、Ｈｉレベルとなるパルス（ｋ）を出力
する。
い値ｒｅｆＣ２（例えば、５３．６μｓに対して所定％
の定数）を比較し、積分値（ｈ）がしきい値ｒｅｆＣ２
より大きい期間、Ｈｉレベルとなるパルス（ｋ）を出力
する。
【００２１】コンパレータＱ１０は、積分値（ｇ）とし
きい値（例えば、５３．６μｓに対して６０％の定数）
を比較し、積分値（ｇ）がしきい値ｒｅｆＣ３より小さ
い期間、Ｈｉレベルとなるパルス（ｊ）を出力する。
きい値（例えば、５３．６μｓに対して６０％の定数）
を比較し、積分値（ｇ）がしきい値ｒｅｆＣ３より小さ
い期間、Ｈｉレベルとなるパルス（ｊ）を出力する。
【００２２】パルス（ｉ）、（ｋ）、（ｊ）は、ＡＮＤ
回路Ｑ１１でＡＮＤがとられて、パルス（ｌ）が出力さ
れる。パルス（ｌ）に、期間は問わずとにかくＨｉレベ
ルが含まれていれば、そのラインの入力輝度信号は、字
幕情報を含んでいると判断出来る。つまり、ＡＮＤ回路
Ｑ１１は、そのラインが字幕情報を含むラインか否かを
判定していることになる。
回路Ｑ１１でＡＮＤがとられて、パルス（ｌ）が出力さ
れる。パルス（ｌ）に、期間は問わずとにかくＨｉレベ
ルが含まれていれば、そのラインの入力輝度信号は、字
幕情報を含んでいると判断出来る。つまり、ＡＮＤ回路
Ｑ１１は、そのラインが字幕情報を含むラインか否かを
判定していることになる。
【００２３】ＡＮＤ回路Ｑ１１の出力は、次のラインで
反映するため、積分器Ｑ５、Ｑ６、Ｑ７をリセットする
直前に、次のフリプフロップ回路Ｑ１２にラッチされ
る。フリプフロップ回路Ｑ１２の出力は、マイコンに供
給される。なおマイコンには、ＡＮＤ回路Ｑ１１から直
接供給しても良い。
反映するため、積分器Ｑ５、Ｑ６、Ｑ７をリセットする
直前に、次のフリプフロップ回路Ｑ１２にラッチされ
る。フリプフロップ回路Ｑ１２の出力は、マイコンに供
給される。なおマイコンには、ＡＮＤ回路Ｑ１１から直
接供給しても良い。
【００２４】整理すると、本実施の形態では、パルス
（ｆ）がｒｅｆＣ１より小さく、パルス（ｈ）がｒｅｆ
ＣがｒｅｆＣ２より大きく、パルス（ｇ）がｒｅｆＣ３
より小さいとき、すなわち輝度信号の１ラインが、ｒｅ
ｆＬ１より大きい時間がｒｅｆＣ１より長く、ｒｅｆＬ
２より小さい時間がｒｅｆＣ３より長く、ｒｅｆＬ１と
ｒｅｆＬ２の間に位置する時間がｒｅｆＣ２より短いと
きに、字幕情報を含むと判断される。
（ｆ）がｒｅｆＣ１より小さく、パルス（ｈ）がｒｅｆ
ＣがｒｅｆＣ２より大きく、パルス（ｇ）がｒｅｆＣ３
より小さいとき、すなわち輝度信号の１ラインが、ｒｅ
ｆＬ１より大きい時間がｒｅｆＣ１より長く、ｒｅｆＬ
２より小さい時間がｒｅｆＣ３より長く、ｒｅｆＬ１と
ｒｅｆＬ２の間に位置する時間がｒｅｆＣ２より短いと
きに、字幕情報を含むと判断される。
【００２５】なお積分器Ｑ５、Ｑ６、Ｑ７として、反転
型のものの代わりに非反転型の積分器を採用した場合を
説明する。この場合、コンパレータＱ８は、積分値
（ｆ）がしきい値ｒｅｆＣ１より大きい期間、Ｈｉレベ
ルとなるパルス（ｉ）を出力する。コンパレータＱ９
は、積分値（ｈ）がしきい値ｒｅｆＣ２より小さい期
間、Ｈｉレベルのパルス（ｋ）を出力する。コンパレー
タＱ１０は、積分値（ｇ）がしきい値ｒｅｆＣ３より大
きい期間、Ｈｉレベルのパルス（ｊ）を出力する。
型のものの代わりに非反転型の積分器を採用した場合を
説明する。この場合、コンパレータＱ８は、積分値
（ｆ）がしきい値ｒｅｆＣ１より大きい期間、Ｈｉレベ
ルとなるパルス（ｉ）を出力する。コンパレータＱ９
は、積分値（ｈ）がしきい値ｒｅｆＣ２より小さい期
間、Ｈｉレベルのパルス（ｋ）を出力する。コンパレー
タＱ１０は、積分値（ｇ）がしきい値ｒｅｆＣ３より大
きい期間、Ｈｉレベルのパルス（ｊ）を出力する。
【００２６】そしてパルス（ｉ）、（ｋ）、（ｊ）は、
ＡＮＤ回路Ｑ１１でＡＮＤがとられて、パルス（ｌ）が
出力される。パルス（ｌ）に、期間は問わずとにかくＨ
ｉレベルが含まれていれば、そのラインの入力輝度信号
は、字幕情報を含んでいると判断出来る。つまり、ＡＮ
Ｄ回路Ｑ１１は、そのラインが字幕情報を含むラインか
否かを判定していることになる。
ＡＮＤ回路Ｑ１１でＡＮＤがとられて、パルス（ｌ）が
出力される。パルス（ｌ）に、期間は問わずとにかくＨ
ｉレベルが含まれていれば、そのラインの入力輝度信号
は、字幕情報を含んでいると判断出来る。つまり、ＡＮ
Ｄ回路Ｑ１１は、そのラインが字幕情報を含むラインか
否かを判定していることになる。
【００２７】本発明では、輝度信号をアナログのままダ
イレクトに処理するのでＡ／Ｄ変換回路等な高価な部品
は必要としない。ＮＯＲ回路Ｑ３、ＡＮＤ回路Ｑ１１、
フリップフロップ回路Ｑ１２のロジック回路は極めて低
速動作で良く、ＩＩＬ（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊ
ｅｃｔｉｏｎ Ｌｏｇｉｃ）であろうと問題無く動作す
る。
イレクトに処理するのでＡ／Ｄ変換回路等な高価な部品
は必要としない。ＮＯＲ回路Ｑ３、ＡＮＤ回路Ｑ１１、
フリップフロップ回路Ｑ１２のロジック回路は極めて低
速動作で良く、ＩＩＬ（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊ
ｅｃｔｉｏｎ Ｌｏｇｉｃ）であろうと問題無く動作す
る。
【００２８】クランプ回路、バッファＱ１、ＬＰＦ、コ
ンパレータＱ２、Ｑ４、Ｑ８、Ｑ９、Ｑ１０、積分器Ｑ
５、Ｑ６、Ｑ７は、アナログ回路で構成出来、従来の技
術のロジック回路と比較して簡単な回路で実現出来る。
ンパレータＱ２、Ｑ４、Ｑ８、Ｑ９、Ｑ１０、積分器Ｑ
５、Ｑ６、Ｑ７は、アナログ回路で構成出来、従来の技
術のロジック回路と比較して簡単な回路で実現出来る。
【００２９】従来の技術で使用していたカウンターの代
わりに、アナログ回路の積分器を使用する事は、等価的
に無限大の分解能にする事であるため原理的に精度が良
い。
わりに、アナログ回路の積分器を使用する事は、等価的
に無限大の分解能にする事であるため原理的に精度が良
い。
【００３０】本実施の形態を、集積回路（ＩＣ）化する
としても、ｂｉｐｏｌａｒ、ＢｉＣＯＳ、ＣＭＯＳ等全
てのプロセスで問題無く実現出来る。つまり、映像信号
のメインの１チップＩＣとの親和性も良く、この１チッ
プＩＣに内蔵し、その１機能とする事が出来る。
としても、ｂｉｐｏｌａｒ、ＢｉＣＯＳ、ＣＭＯＳ等全
てのプロセスで問題無く実現出来る。つまり、映像信号
のメインの１チップＩＣとの親和性も良く、この１チッ
プＩＣに内蔵し、その１機能とする事が出来る。
【００３１】図５に、コンパレートＱ２、Ｑ４、Ｑ８、
Ｑ９、Ｑ１０の具体的構成例の一回路図を示す。図６
に、積分器Ｑ５、Ｑ６、Ｑ７の具体的構成例の一回路図
を示す。図８は、積分器Ｑ５、Ｑ６、Ｑ７として利用さ
れるトランスコンダクタの回路図である。
Ｑ９、Ｑ１０の具体的構成例の一回路図を示す。図６
に、積分器Ｑ５、Ｑ６、Ｑ７の具体的構成例の一回路図
を示す。図８は、積分器Ｑ５、Ｑ６、Ｑ７として利用さ
れるトランスコンダクタの回路図である。
【００３２】図５、図６および図８の回路は、集積化す
るのに適した回路の一例を示したが、これらは汎用のオ
ペアンプやコンパレータを利用しても良い。
るのに適した回路の一例を示したが、これらは汎用のオ
ペアンプやコンパレータを利用しても良い。
【００３３】ＡＮＤ回路Ｑ１１の検出結果をラッチする
フリップフロップ回路Ｑ１２は、例えば図７に示す単純
なラッチ回路（この場合、ＩＩＬを使用）であっても何
ら問題無い。
フリップフロップ回路Ｑ１２は、例えば図７に示す単純
なラッチ回路（この場合、ＩＩＬを使用）であっても何
ら問題無い。
【００３４】なお本字幕検出装置の入力信号としては、
輝度信号の代わりに輝度信号と色信号を合成した複合映
像信号（特許請求の範囲に記載の映像信号の範疇に入
る）でも良い。この場合でも、各しきい値を見直すだけ
で、前記回路構成は同一で良い。
輝度信号の代わりに輝度信号と色信号を合成した複合映
像信号（特許請求の範囲に記載の映像信号の範疇に入
る）でも良い。この場合でも、各しきい値を見直すだけ
で、前記回路構成は同一で良い。
【００３５】図３に、本発明の字幕検出装置の第２の実
施の形態の構成を示す。本実施の形態は、第１の実施の
形態に対し、中間値の積分器およびコンパレータを省略
した例である。
施の形態の構成を示す。本実施の形態は、第１の実施の
形態に対し、中間値の積分器およびコンパレータを省略
した例である。
【００３６】すなわち、全体から高輝度と低輝度を引い
た残りが中間輝度であるため、単純化すればこの構成も
可能である。
た残りが中間輝度であるため、単純化すればこの構成も
可能である。
【００３７】この実施の形態は、高輝度、中間輝度、低
輝度をそれぞれ独立に設定する事が出来ないが、より安
価な回路を提供出来る。
輝度をそれぞれ独立に設定する事が出来ないが、より安
価な回路を提供出来る。
【００３８】なお本実施の形態においても、積分器Ｑ
５、Ｑ７として、反転型のものから非反転型の積分器を
使用しても良い。この場合のコンパレータＱ８、Ｑ９の
動作、ＡＮＤ回路Ｑ１１の動作は、第１の実施の形態の
ところで説明したのと同一である。
５、Ｑ７として、反転型のものから非反転型の積分器を
使用しても良い。この場合のコンパレータＱ８、Ｑ９の
動作、ＡＮＤ回路Ｑ１１の動作は、第１の実施の形態の
ところで説明したのと同一である。
【００３９】図４に、本発明の字幕検出装置の第３の実
施の形態の構成を示す。本実施の形態は、第１の実施の
形態に対し、中間輝度の選択のコンパレータを高輝度
（Ｑ２０）と低輝度（Ｑ２１）に独立することにより、
字幕情報をゆうするラインをより精密に判定することが
可能になる。
施の形態の構成を示す。本実施の形態は、第１の実施の
形態に対し、中間輝度の選択のコンパレータを高輝度
（Ｑ２０）と低輝度（Ｑ２１）に独立することにより、
字幕情報をゆうするラインをより精密に判定することが
可能になる。
【００４０】なお本実施の形態においても、積分器Ｑ
５、Ｑ６、Ｑ７として、反転型のものから非反転型の積
分器を使用しても良い。この場合のコンパレータＱ８、
Ｑ９、Ｑ１０の動作、ＡＮＤ回路Ｑ１１の動作は、第１
の実施の形態のところで説明したのと同一である。
５、Ｑ６、Ｑ７として、反転型のものから非反転型の積
分器を使用しても良い。この場合のコンパレータＱ８、
Ｑ９、Ｑ１０の動作、ＡＮＤ回路Ｑ１１の動作は、第１
の実施の形態のところで説明したのと同一である。
【００４１】図１、図３、図４の入力映像信号（輝度信
号または複合映像信号）のレベルを選択するコンパレー
タ（Ｑ２、Ｑ４、Ｑ２０、Ｑ２１）のしきい値は、上述
のように固定値にする必要は無い。
号または複合映像信号）のレベルを選択するコンパレー
タ（Ｑ２、Ｑ４、Ｑ２０、Ｑ２１）のしきい値は、上述
のように固定値にする必要は無い。
【００４２】例えば無画部の入力映像信号のレベルを検
出し、その値に応じてしきい値を変化させるようにすれ
ば、入力した映像信号の無画部のレベルが、入力ソース
によってばらついた場合でも、それに対応して正確に字
幕情報を含むラインの検出を行うことが出来るようにな
る。
出し、その値に応じてしきい値を変化させるようにすれ
ば、入力した映像信号の無画部のレベルが、入力ソース
によってばらついた場合でも、それに対応して正確に字
幕情報を含むラインの検出を行うことが出来るようにな
る。
【００４３】無画部のレベルの検出は、この字幕検出装
置と同時に使われる別途設けたレターボックス検出装置
からの検出結果を使う事で実現出来る。
置と同時に使われる別途設けたレターボックス検出装置
からの検出結果を使う事で実現出来る。
【００４４】
【発明の効果】以上本発明によれば、字幕検出装置の大
部分をアナログ回路で実現することが可能となり、安価
な字幕検出回路を提供出来る。
部分をアナログ回路で実現することが可能となり、安価
な字幕検出回路を提供出来る。
【図１】本発明の字幕検出装置の第１の実施の形態の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の字幕検出装置の第１の実施の形態の動
作を説明するためのタイミング図である。
作を説明するためのタイミング図である。
【図３】本発明の字幕検出装置の第２の実施の形態の構
成を示すブロック図である。
成を示すブロック図である。
【図４】本発明の字幕検出装置の第３の実施の形態の構
成を示すブロック図である。
成を示すブロック図である。
【図５】コンパレータＱ２、Ｑ４、Ｑ８、Ｑ９、Ｑ１０
の具体的構成例の一回路図を示す。
の具体的構成例の一回路図を示す。
【図６】積分器Ｑ５、Ｑ６、Ｑ７の具体的構成例の一回
路図を示す。
路図を示す。
【図７】フリップフロップ回路Ｑ１２の具体的構成例の
一回路図を示す。
一回路図を示す。
【図８】積分器Ｑ５、Ｑ６、Ｑ７として利用されるトラ
ンスコンダクタの回路図である。
ンスコンダクタの回路図である。
Ｑ２、Ｑ４、Ｑ８、Ｑ９、Ｑ１０、Ｑ２０、Ｑ２１・・
・コンパレータ、Ｑ３・・・ＮＯＲ回路、Ｑ５、Ｑ６、
Ｑ７・・・積分器、Ｑ１１、Ｑ２２・・・ＡＮＤ回路、
Ｑ１２・・・フリップフロップ回路。
・コンパレータ、Ｑ３・・・ＮＯＲ回路、Ｑ５、Ｑ６、
Ｑ７・・・積分器、Ｑ１１、Ｑ２２・・・ＡＮＤ回路、
Ｑ１２・・・フリップフロップ回路。
Claims (7)
- 【請求項１】 入力映像信号の１ラインを、互いに異な
る２以上のレベル範囲に属する時間を示す２以上の信号
に変換する変換手段と、 前記変換手段からの時間を示す各信号の時間を検出する
検出手段と、 前記検出手段からの各検出信号とそれぞれ所定のしきい
値との大小を比較する比較手段と、 前記比較手段からの各比較結果から、前記入力映像信号
の１ラインに字幕情報が含まれているか否かを判定する
判定手段とを具備したことを特徴とする字幕検出装置。 - 【請求項２】 前記変換手段をアナログ回路の判別手段
で構成し、前記比較手段をアナログ回路の比較手段で構
成し、前記検出手段をアナログ回路の積分手段で構成し
たことを特徴とする請求項１に記載の字幕検出装置。 - 【請求項３】 前記変換手段は、前記入力映像信号の１
ラインを、第１のレベル範囲に属する時間を示す第１の
パルスに変換する第１の判別手段と、前記第１のレベル
範囲より低い第２のレベル範囲に属する時間を示す第２
のパルスに変換する第２の判別手段と、前記第２のレベ
ル範囲より低い第３のレベル範囲に属する時間を示す第
３のパルスに変換する第３の判別手段とを具備し、 前記検出手段は、前記第１のパルスを積分し第１の積分
値を出力する反転型の第１の積分器と、前記第２のパル
スを積分し第２の積分値を出力する反転型の第２の積分
器と、前記第３のパルスを積分し第３の積分値を出力す
る反転型の第３の積分器とを具備し、 前記比較手段は、前記第１の積分値と所定の第１のしき
い値とを比較する第１の比較手段と、前記第２の積分値
と所定の第２のしきい値とを比較する第２の比較手段
と、前記第３の積分値と所定の第３のしきい値とを比較
する第３の比較手段とを具備し、 前記判定手段は、前記第１の比較手段から前記第１の積
分値が前記第１のしきい値以下である出力が得られ、前
記第２の比較手段から前記第２の積分値が前記第２のし
きい値以上である出力が得られ、前記第３の比較手段か
ら前記第３の積分値が前記第３のしきい値以下である出
力が得られたとき、前記入力映像信号の１ラインに字幕
情報が含まれていると判定することを特徴とする請求項
１または２に記載の字幕検出装置。 - 【請求項４】 前記変換手段は、前記入力映像信号の１
ラインを、第１のレベル範囲に属する時間を示す第１の
パルスに変換する第１の判別手段と、前記第１のレベル
範囲より低い第２のレベル範囲に属する時間を示す第２
のパルスに変換する第２の判別手段と、前記第２のレベ
ル範囲より低い第３のレベル範囲に属する時間を示す第
３のパルスに変換する第３の判別手段とを具備し、 前記検出手段は、前記第１のパルスを積分し第１の積分
値を出力する非反転型の第１の積分器と、前記第２のパ
ルスを積分し第２の積分値を出力する非反転型の第２の
積分器と、前記第３のパルスを積分し第３の積分値を出
力する非反転型の第３の積分器とを具備し、 前記比較手段は、前記第１の積分値と所定の第１のしき
い値とを比較する第１の比較手段と、前記第２の積分値
と所定の第２のしきい値とを比較する第２の比較手段
と、前記第３の積分値と所定の第３のしきい値とを比較
する第３の比較手段とを具備し、 前記判定手段は、前記第１の比較手段から前記第１の積
分値が前記第１のしきい値以上である出力が得られ、前
記第２の比較手段から前記第２の積分値が前記第２のし
きい値以下である出力が得られ、前記第３の比較手段か
ら前記第３の積分値が前記第３のしきい値以上である出
力が得られたとき、前記入力映像信号の１ラインに字幕
情報が含まれていると判定することを特徴とする請求項
１または２に記載の字幕検出装置。 - 【請求項５】 前記第２の判別手段は、前記第１のパル
スと前記第３のパルスから前記第２のパルスを生成する
ことを特徴とする請求項３または４に記載の字幕検出装
置。 - 【請求項６】 前記変換手段は、前記入力映像信号の１
ラインを、第１のレベル範囲に属する時間を示す第１の
パルスに変換する第１の判別手段と、前記第１のレベル
範囲より低い第２のレベル範囲に属する時間を示す第２
のパルスに変換する第２の判別手段とを具備し、 前記検出手段は、前記第１のパルスを積分し第１の積分
値を出力する反転型の第１の積分器と、前記第２のパル
スを積分し第２の積分値を出力する反転型の第２の積分
器とを具備し、 前記比較手段は、前記第１の積分値と所定の第１のしき
い値とを比較する第１の比較手段と、前記第２の積分値
と所定の第２のしきい値とを比較する第２の比較手段と
を具備し、 前記判定手段は、前記第１の比較手段から前記第１の積
分値が前記第１のしきい値以下である出力が得られ、前
記第２の比較手段から前記第２の積分値が前記第２のし
きい値以下である出力が得られたとき、前記入力映像信
号の１ラインに字幕情報が含まれていると判定すること
を特徴とする請求項１または２に記載の字幕検出装置。 - 【請求項７】 前記変換手段は、前記入力映像信号の１
ラインを、第１のレベル範囲に属する時間を示す第１の
パルスに変換する第１の判別手段と、前記第１のレベル
範囲より低い第２のレベル範囲に属する時間を示す第２
のパルスに変換する第２の判別手段とを具備し、 前記検出手段は、前記第１のパルスを積分し第１の積分
値を出力する非反転型の第１の積分器と、前記第２のパ
ルスを積分し第２の積分値を出力する非反転型の第２の
積分器とを具備し、 前記比較手段は、前記第１の積分値と所定の第１のしき
い値とを比較する第１の比較手段と、前記第２の積分値
と所定の第２のしきい値とを比較する第２の比較手段と
を具備し、 前記判定手段は、前記第１の比較手段から前記第１の積
分値が前記第１のしきい値以上である出力が得られ、前
記第２の比較手段から前記第２の積分値が前記第２のし
きい値以上である出力が得られたとき、前記入力映像信
号の１ラインに字幕情報が含まれていると判定すること
を特徴とする請求項１または２に記載の字幕検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17977597A JPH1127595A (ja) | 1997-07-04 | 1997-07-04 | 字幕検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17977597A JPH1127595A (ja) | 1997-07-04 | 1997-07-04 | 字幕検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1127595A true JPH1127595A (ja) | 1999-01-29 |
Family
ID=16071680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17977597A Pending JPH1127595A (ja) | 1997-07-04 | 1997-07-04 | 字幕検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1127595A (ja) |
-
1997
- 1997-07-04 JP JP17977597A patent/JPH1127595A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940011880B1 (ko) | 비데오 신호용 영상 운동 검출기 | |
| JP2533710B2 (ja) | フィルム−テレビジョン変換後に得られたテレビジョン画像に対する動検出方法およびその装置 | |
| EP0434290A1 (en) | Motion detection apparatus as for an interlace to non-interlace scan converter | |
| EP0564497A1 (en) | Television receiver | |
| JPH1098741A (ja) | カラー画像品質補償回路及びその補償方法 | |
| GB2144302A (en) | Signal processing circuit | |
| US7079190B2 (en) | Technique for determining the slope of a field pixel | |
| JP2756851B2 (ja) | デジタルクランプ回路 | |
| KR100254028B1 (ko) | 자동 화이트 밸런스 제어 장치 | |
| US4796088A (en) | Noise reducer using magnitude of noise and non-linear signal processing | |
| JPH1127595A (ja) | 字幕検出装置 | |
| JPH07193755A (ja) | デジタルクランプ回路 | |
| KR100631996B1 (ko) | 디지털 카메라의 자동 화이트 밸런스 장치 및 방법 | |
| US6119258A (en) | Video error/distortion checker | |
| JPS617406A (ja) | 物体形状の欠陥検出方法 | |
| US5243429A (en) | Combined image producing apparatus | |
| JPS62102686A (ja) | デイジタルの閾値検出回路 | |
| JPH06205302A (ja) | 画素欠陥補正装置 | |
| JP2798562B2 (ja) | 信号補正回路 | |
| US5325197A (en) | Television signal processing unit which provides monitoring during periods of the television signal to detect erroneous circuit operation | |
| JPH09121297A (ja) | テレシネ検出回路 | |
| JPH02165780A (ja) | 輪郭強調回路 | |
| JP2747331B2 (ja) | デジタル映像信号処理回路 | |
| JPH0683440B2 (ja) | テレビジヨン信号の動き検出装置 | |
| JP2862700B2 (ja) | 動き検出装置 |