JPS58101563A - フアクシミリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 装置＠は、データの蓄積６Ｉ能をもりたファクシミリ装
置に関する・ 近年％ファクシミリ装置の使用範囲が拡がるＫつれ、フ
ァクシミリ装置Ｉ置Ｗｃ′Ｍいて脣定のキャラクタ情１
１ｖ送る発信元識別ａｍ等が必４１（なっている、また
ページ番号やフォーマット情報等も一情報と共に送信さ
れることがあるが、これらの情報を一情報内に挿入する
にはこれらのデータｖｃｐｕが１１ＩＭ生し、バッファ
メモリに蓄えることが使刹で、システムがｍｓ化できる
ことになる。

しかして、ｉｔ来のファクシミリａｍでは、ｃｒｔｔの
データメモリから４次式み出される１ライン分のデー＃
を一時蓄積させるバッファメモリおよびアドレスカウン
タを別途設け、そのバッファメモリに蓄積された１９４
７分のデータごとにデータ圧４１１ｖなして伝送処理す
るよ５にしているが、このよ５にバッファメモリがＣＰ
Ｈのデータメ４：ｖと分けられ独立にあると、牛ヤラク
ダ情報やフォーマット情−の発生ｃ＊ｍｇバードウ凰ア
を必要とし、ＪＩ置も大きく１価格も高いものＩＣｔｌ
り（しまり【いる。

ま１′：、ファクシミリａｍもその機能が複合化され、
ファクシミリにキーボードがつき、キャラクダ転送がで
きるようなシステムや、ワードプロセッサーやオフィス
コンビ島−タ寺と結合したシステムにおけるキャラクタ
転送用のバッフ２については、ｃｐｕのデータメモリＶ
ｆ用せざるｖ４ない、このような場合、憾未例のよ５な
バーＶ９Ｍ＝アのバッファは無意味であり使用てきない
ことになってしまう。

また、従来、圧−ａおよびアドレスデコーダとい５４１
別なハードウェアｔもたず、デーＩの伝送処ｊｌｖ全て
ＣＰＵのソフトウェア（よりＣ行なわせることによって
システムのＷ重化Ｖ図るようにしたファグシｔ＆Ｊ装置
があるが、このようを手段をとるとデータの処場連直が
畝られ【しまい、現在のＧＩＪ１１４のファクシミリに
要求され；ｂｌ＆Ｊｌｊ１度に内応させるには一次元の
ＭＨ符号化法を実行させるのが１ｌｌｌＩｌ［で、二次
元符号化には通さないもＯＫなっている。

本４＠嘴は以上の点を考直してなされたもので、ハード
ウェアによるデータの伝送処ｌｌｖ行なわせる場合、簡
ｊｌＬな構成でかつ制−性良くデータ伝送を行なわせる
ことができるようにしたファクシミリ製置を提供するも
のである。

以下、添付図−を＃隠して本発明の一夷織ガについて詳
述する・ 蘂１図は不発明によるファクシミリｉｌ瀘における送ｌ
Ｉ側の構成な示すもので、スキャナＩＫようてｔｊＬ４
Ｅられた原ｍ６ｍｙｔ報を鼠ム關２内のノイツフアメモ
リ部に蓄積させ、その蓄積されたｌライフ分のデータを
逐久圧１１ｉ１３に送ってデータ圧−して符号化し、そ
の符号化されたデータＶＲＡＭ２のバッフ丁メモリに一
時集合的に蓄積させたのちにその蓄積データＶ絖出して
インターフェース４を介して送信データの変ｇｘｔ’ｙ
ｚすモデムＳに送ることによりてデータ透４１１ｖ行な
わせる構成をとりている。なお、システム全体會制御す
るＣＰＵ６としては例えば８ビット並列処通用の汎用の
マイクロプロセッサが用いられており、そのＣＰＵ４１
の実行プログラムがＲＯＭ７　Ｋ記憶されている。

また１図中８はＣＰＵ６によるＩＬＡｔ２のデータの書
込みまたは覗出し時にＣＰＵ５から出されるアドレス信
号の上位数ビットｔデコードし【ス牛ｆｆす１，１１１
Ｍ２　　、圧ａ１ｍＢ、４７１＋−７ｘ−２４および鼠
ＯＭ７　ｖ遍宜遺択するアドレスデコーダを水している
。

＠２図にスキャナｌの具体的な−ａ＊＃ｉＬ例を示して
いる。同一において、まず、原ｍ面をラインごとにＩＩ
Ｉ＊ｊｔ、ｆｆｉ量することによりて得られた党−慣＠
ｐｉｓがＣＣＤラインセンサ２０により【光電変！１Ｈ
３６，ＣＦ）ＣＣＤう４７セ：／４ｔ２１）ＷＣは２１
１１類のグロＩＦ’７ＶＣＬ［とｋｌｃＬＫが加えられ
ている。

ＹＣＬＫは、いわゆる＃Ｉｌ走食夕食グロック幽する。

このクロッグ（よりＣＣＤラインセン−？粉のフォトダ
イオードで光電変換され、蓄積された画信号成分はＣＣ
Ｄ円鄭０シフトレジスタに転送される。

ＨＣＬ　Ｋ　４１　＊いわゆる王走嚢クロッグである。

このグロックによりＣＣＤ　Ｐ’１１Ｍ１のシフトレジ
スタに１ｉ送された画信号は１ビツトづつ増幅Ｓ鵞ｌ虻
出力される。増幅器２１により増幅された＃Ｉ１号Ｇ！
、２値化回路ｎにより白、黒の２値情報に変換され。

シフ［レジスタｎへ送られる０本実施例におい【はＣＰ
Ｕ６は８ビット並列処理のものｔ　１ｍ　＆　’　＊デ
ーグパスＤＢも８ビツトのため、シフトレジスタ２３は
８ビツトのものな用いている。デークツ（スＤＩがＮビ
ットの場＆、シフトレジスタ２３＆ｉＮビットな用い、
カウンタ筋もＮ進カウンタを用いればよい、ＣＰＵ５は
シフトレジスタ２３に８ビツトのデータが満たされたの
ち、リード命令によりシフ計しジスタコのデー４ｋａむ
ことができる。ＣＰＵ６がＸ＋ヤナｌのデータｖｗＩＬ
ＩＩＩＬるときＣａ４−“１″でＲＤ−“１１となる。

このとき、了ンドゲ−ＦＧ２よりＲｇＡＤパルスが出力
され３ステートバツフア＃２４ｖアクテイブにしてシフ
トレジスタフのデー９ｖデータバスＤｌｌに出力する・
ＣＰＵ６はリードコマンドＲＤ−″ｌ”ｆ）期間にＤｌ
上のデータをサンプリングすることによりシフトレジス
タｎＫ入力されたデータな貌臘ることができる。

カウンタ怒は、シフトクロックを計数し、８ビツトのシ
フトグロックがシフトレジスタｎに送られたらフリップ
フロップＦＦ！　？リセツトシ、アントゲー）０７によ
りクロックを停止するＳ進カウンタである。このカウン
タ怒は、リードパルスＲＥムＤＫよりＯＫリセットされ
る。フリップフロップＦＦＩはクロックＣＫＩとＲＥム
Ｄパルスが非同期のため７リツプフロツプＦＦ２　ｋｍ
ＮｍＮムシスでＩｍ［優セットして、ゲー）Ｇ７Ｖ關け
るとＨＣＬ区にひげが出るのｔ防ぐ目的で設けている。

ＦＦＩは１ｉｌＡＤパルスのに−でセットされ。

ＨＣＬ区によりセクトされる。ＦＦＩがセットされると
アンドゲートＧＳ＃）ａｓ力は１８とμす。

ｔｙゲー）０６ｔ’ｍ’ＪてＦＦ２　ｆ）Ｄ入力がｇｌ
ｍとなる。したがって、クロックＣｌＣｌの立下りでＦ
Ｆ２はセットされ６．ＦＦ２がＩＩｆ４ｔｙ）；ｆｌｔ
Ｌると、アンドゲートＧ４の出力がｍ　Ｏａになるまで
ＦＦ２はリセットされない、Ｇ４の出力が“Ｏ“になる
のはカリング５が（８−１）発のクロックを針数したと
きである。したがりＣ１次のクロックＣＣｔの立下りす
なわち８発［）ＨＣＩ、Ｋ　Ｉ）畿縁によりＦＦ２はリ
セｌト東れ、ゲー）Ｇ７ｔ’哨じ、以後のクロックを停
止させる。ＦＦ２かリセツトされると、＾びＢ鳶ムＤパ
ルスが釆てＦＦＩ【セットシ、ゲートＧ５の出力が′ｌ
“ＫなるまでＦＦ２はリセット状廟なつづけて１ｉｃＬ
Ｋは出力されない、ＦＦ３はＣＰＵ６がセットできるフ
リップフロップで、Ｃｌ１４−’１”で、Ｗ鼠−１’″
でセクトされる。このフリツプフロップＦＦ３はｃｐｕ
ｔｂがその土足１ＬＮ４副のデータをバッファメモリＫ
ＩｊＩＬり込まない場合にセｔ　）Ｌ、ＩＩｃＬＫがそ
の主走査ｊｍＡｌｉｌ−自山に出力されるようにするた
めのものである・例えば、圧−Ｃ３の圧−制作に時＋１
４がかかるパターンがあり、バッファメモリに未だ圧翻
されていないデータがＡＯている場合。

ＦＦ３ｖセツトすることにより１ｉＣＬＩＣＶ邊ｄ１出
力させてＣＣＤラインセンサ加内０シフトレジλりのデ
ータなシフトアウトしてしまうときｖｃ使用される・ま
た１分Ｍ４−易は基本タロツクＣＫＩを分周し″′Ｃ−
建査クロッりｖＣシＫＶ作るものである。ｒよお、纂３
図にスキャナ１における各部信号のタイムチャートな示
し【いる・ また、　！４ｍ１１は圧ａＩ器３の具体的な一構成例な
示すもので、Ｘ図くおいて、　４Ｇはデコーダであり、
またシフトレジスゲ４１は２′に元符号化の参照ライン
のデータが８ビット並列にロードされ。

１ビツトづつシフトされる参照ライン用のシフトレジス
タである。シフ［レジスタ４２＆も跡元符州ｔのＲｇ化
ケラインデータが８ビット並列にロードされ、１ビツト
づつシフトされる符号化ライン用のシフトレジスタであ
る。モード構出−！１＆４３はシフトレジスタ４１の出
力ＩＱ〜に？、シフトレジスタ４２の出力１・、１１よ
りモードをチェックし、モードが検出されたときにクロ
ッグ−御−路４４　Ｋ　ＷＡ　Ｉ　Ｔ　ＩＩＩｔ’ａ６
＊りａｙクーｓｕｗｓａは、シフトクロッグのスタート
ストップの制−ｔイｉｕ５．ランレンダスカウンタ４５
は、ランレングスのカウント９１−行なう、モード検出
俵、ランレングスカウンタ４５の出力はＣＰＵ６　Ｋよ
り成礒ることができる。

票ｓａｌにデコーダ４０の一構ＦＩＬ例を示している・
このデコーダ４ＧはＣＰＵ６からのリード命令。

ライ［命令をデコードして各Ｓに指令Ｖ発生する。

Ｃ８ｓはアドレスデコーダ８が圧ｍａｓｔ−ａ択してい
る選択ぼ号である。Ｃ８５■ｌの時、ＣＰＵ６は圧−−
３に何らかの命令な送りている。鼠り。

ＷＲはそれぞれＣＰＵＩＩがリード命令、ライ←命令Ｖ
出力し【いる時のリードストローブパルス。

ライトストローブパルスである。ＣＰＵ６は鼠Ｄパルス
の藺閲中にデータバスＤ馬上にあるデータを円１１に−
み込む、ＷＲパルスの補間中はＣＰＵ＠　がＤＩＫデー
タＶ出力しており１周辺＊ＷはｗＲパルスによりＤｌ１
のデータをサンプリングする。

ムＯ，ム？、ム２はアドレス＊＊である。ＣＰＵ６がリ
ード命令、ライト命令な行ｆｔ　５　ｍアドレスムＯ〜
ム２１ｍ定することにより、デコーダ４０の出力からは
決められたコマンド（指令パルス）が出力される。

久に各コマンドの意味について銹明すると。

ＬＩＮ畠！はｌラインのコーディングの鍮めに出力され
るスタートコマンドである。これによりシ７トレジス４
４１　、シフトレジスタ４２のリセットが行なわれる＠
　Ｒ［Ｔはシフトレジスゲ４１への８ビツトデータのロ
ードコマンドである。これによりバッファメモリにある
＃趙うインの自情報は８ビツトづつシフトレジスタ４１
の左８ビツトにロードされる。さらに、鼠ＳＥＴはグロ
Ｖり制−一路４４にシフトレジスタ４１　にデータが入
力されたことを知らせ、シフト製作の再關ｔ−宿令する
。ｃｇｚｔはシフトレジスタ４２への８ビツトデータの
ロードコマンドである。これによりバッファメモリにあ
る符号化ラインのデータは８ビツトづつシフトレジスタ
４２の左８ビｆＨｃロードされる。ＬＩＮＫＮＤ　　は
バッファメモリにある全てのデータなシフトレジスタ４
１．シフトレジスタ４２に出力したのち、ｍｅの４ビツ
トデータが吾シフトレジスタ内に恢ることｔ防ぐために
出力するダミーの９−ドコマシドである。このコマンド
はシフトレジスタ４１ヘデータがロードされないことＶ
確いて翼８Ｎ丁と同様の製作ｔする。

ＣＯＤ］Ｃ８Ｔ　　は符号化のＴＩａ始を電音する。こ
のコマンドによりモード検出なして１時停止していたシ
フト−作の再ｓｉｖ行なう、また、このコマンドはラン
レングスカウンタ４５　Ｖリセットして次のランレング
スの針数にそなえる。さらＫｈｂ＠フラグフラセットす
るとともに、コーディングが水平モードのコーディング
か否かによりＨフラグｔセットする。なお、Ｈフラグは
Ｃ０ＤＩＩＩ〒　時にアドレスム３が１１１のｌｉｉ＋
にセットされ、ム３が＠Ｏａの縛リセットされる。鼠Ｄ
ＣＴＬ　はランレングスカウンタ４５の下位８ビツトの
リードコマンドである。モード検出盪、ＭＨ符号化とＭ
鼠符号ｉ区の水平モード時に、ランレングスカウンタ仙
装置ｔリードするときの指令である。鼠ＤＣＴＨはラン
レングスカウンタ４５　の上位４ビツトのリードコマン
ドである。ＲＤＭＯＤＷ　　はモードｆＲｔ：に１畿、
どのモードを慎重したかのチェＶりＶ？Ｔなう癲のリー
ドコマンドである。

ａＩ６図は、シフトレジス４１４１　のＳ成−である。

左８ビツトはパラレルロードのシフトレジスタームで、
データバスＤｌｌ上のデータはｔａｇテ命令によりパラ
レルロードされ、５ｒｔｃｘ　　４号によリライトシフ
トされる。８ＦＴはシフト動作とロード−作な切り供え
る信号である。右のＳビットのレジスタ！１ｍは、＃照
うインのデータを保持し。

モード検出ｗｈなうものである。この右８ビツトのレジ
スゲｗＡ邸のうち左４ビツトは、１．ＩＮｊｉＴ信ｇに
よりラインの始めにリセットされる。これは９４ンの始
喝処理を打い易（するためのものである・右４ビツトの
レジスタはＣＯＤｆｆｉｇＴ　　１１号で符１ｔｌｃＩ
：Ｉ）ｔＩａめに８４と同じ色にセットされる・すなわ
ら、８４が白であればｍＯ〜Ｒ３は全て白に、８４が黒
であれば８０〜２３が黒にセットされる・ ４７−はシフトレジスタ４２の＃成因である。

左６ビツトはシフトレジスゲ４１　とｔａｌ　嫌にパラ
レルロードシリアルアウトのシフトレジスタ郁ムである
。データのセットは、ＣＢＥＴ　コマンドによりデータ
バスＤＢから行なわれろ・シフトはシフトレジスタ４２
　と同じ＜８ＦＴＣＩ　ＩＩＩにより行なわれる。シフ
トレジスゲ４２　もまたラインの始めに右の４ビツトは
リセットされる。シフトレジスタ４２　Ｋは暑・フラグ
があり、これはｃｏＤｇ８ｒでａ重と同じ色にセットさ
れる。このａ・は符号化時のカラーの轟単色である。

県８図はモード検出−路４３　の構成図である。

そのモード檎ｍ１ｇ１路４３は、シフトレジスタ４１の
出力ｌＯ〜８７會シフトレジスタ４２の出力１・　、１
１により、符号化ラインの色の変化点ｍｓ＆検出する機
能と＃蝋うインの色のｆ１ｃ点す禽ｖ検出する砿艷とを
有し、１１．が検出された時は検出されたモードがｆＩ
直モードのどれに蝋するかＶ検出でき心・内部のす、７
ラグは参照う１ンのデータＲ３，１４に１・カラーと逆
の変化点が生じた時にセットされる。すなわち。

ｂ１フラグが発生したことな示すラッチである。

ｂＩフラグがセットされたのち、デーグＲ３，鼠４に新
しい変化点があると、これはｂｓであるとしてす、検出
信号ＤＫＴＪ　　ｖ発生し、Ｈフラグがリセットされて
いればシフト動作Ｖｃｐ所するために７０１７１１１４
１回路にＷムＩｉ僅号を出力する。

ｂ１７ラグはＣ０ＤＩ８〒　で符号化の始めにリセット
される。Ｈフラグは水平モードを検出した後の２番目の
ランレングスを検出する＃にセットする。　Ｃ０Ｄｆｆ
ｉ８Ｔ　　ＲＦＫム３が“ｌ′″だと、この■フラグは
セラ←され、この時はす、フラグが検出されても無視さ
れてシフトは続き、符号化ラインの１１カラーが変化点
な示すまでシフトが続けられる・ＤＩＴａｌ　　はａｌ
　Ｋ変化点があると出力され、ＶＡＮ？出力ｔりＯッグ
ーー１ｇｌ路に出力する・この＊１ｔｏ−翼７の状廟【
チェックし、自直モードがあればＤＩＴＶ・、ＤＩ’ｒ
ＶＲ１〜ＤＥテｖ８３゜ＤＩＴＶＬＩ−ＤＩＴＶＩ、３
　　ｔ’ｔｆｉ刀する・ここで各モードの判定方法につ
いてｍ＠すると。

０ｇＴｂ２　　が出力された時はＰＡ８ｊｉ　モードで
あり魯パｘモードの符号化なすればよい、　ＤＩＴＶＩ
　。

ＤｊＣＴＶＲｌ　〜ＤＩＩ’ｌ’ＶｉＬ３．ＤＩＩＶＬ
Ｉ　〜ＤＫ？ＶＬ３が出力された時は―直モードであり
、各出力に対応した符１ｊ１ｔｔｌ−行なうパスモード
、論直モードのいずれでもない時は水平モードである。

この時は　□後述のランレングスカウンタの１１Ｉｖリ
ードして。

第１番目のランレングス符号化した儀に再びＣ０ＤＩｅ
８’ｒ　　ｔ−かけ２＃ｒ＠のランレングスを検出する
必要がある。この際１ｍ述のＨフラグをセットするよう
にアドレスム３■ｌとしてＣ０Ｄｆｆｉａ？コマンドを
出力する。モード噴出されたのち。

ＣＰＵ６はＲＤＭＯＤＫ　　コマンドによりモードを絖
み喉り、各モードに対応する符号化をすることができる
。

講９図はランレングスカウンタ４ｓのＩ１１成図である
。ランレングスカウンタ４５は、ＣＯＤｉＣｇ’ｒによ
りＯＫリセットされ、シフトクロックａＦＴｃＩｌ：を
針数する。１１数置はＲＤＣＴＬ、ＲＤＣＴＩＩ　コマ
ンドによりｃｐｕｓのデータバスＤＩＩＫ山刀され。

ＣＰＵ６がランレングスカウンタすることができ心・ 第ｔｏｌ！１ｉｃｌはグロツクーー回路４４の構成図で
ある。

同一において、フリップフロップｌＰＦ５は゛鼠８罵Ｔ
後８発のｇｉＦＴｃＫ　ｖｆｉすヨ５Ｋｆ１４１１１ａ
ｋスｂｂｌ）であ４．ＦＦ７はＷＡＩ↑の？＋＆のＣ０
Ｄ１１１Ｔ迄クロツグを中断させるフリツプフロップで
ある。

１１ＦＴＣＫはＦＦＳとＦＦ７が共にセットされている
時にのみ出力される。ＦＦ４はＲ８に’ｒ又はＬＩＮＩ
ＣＮＤ　が出力されると、その後縁でセットされ、シフ
トクロック＠ＷＴＣＫが出力されるとリセットされる。

ＦＦ４はＦＦ５のセットタイミングを作るために使用さ
れている。ＦＦ４のＱ出力が’１＠になるとクロックＣ
Ｋの畿嫌でＦＦ５はセットされ、ビットカウンタＩｃＴ
翼のキャリー出力が′″ｌ′″となるまでセット状ｓｌ
ｖつづける・ピッＦカウンタｌｃ’ｌ’ｌｌのＣＹが１
′″となると。

グロックＣＫＩ）＠縁でＦＦ５はリセットされ、久に＾
びＦＦ４がセットされるまでリセット状ｊＩｔつづける
。このリセット期間中は＠ＷＴＣＫは出力されない、ビ
ットカウンタＢＣＴ＆は、ｔｌｔＴｃＫｖ針赦し、７発
計数優牛ヤリー出力ＣＹｔ出力する。したがりて、８発
のシフトクロック１１ＦＴＣＩｉ：が出た時［ＦＦ５は
リセットされ、それ以上８ＦＴＣＫ　ＶｌｔｌさＲＩい
、ＣＩ）力’）７４ｔＢＢＩＡＴおよびＬＩＮｇＮＤ　
　で０に啼セットされる。ＦＦ６は、符号化の始めにＣ
ＯＤｇｇＴ　　でセットされ。

ｇＦ’ｒｃＫ　でリセットされる。ＦＦ６がセットされ
ると１次のクロックＣＫの４ｉｋ縁でＦＦ７がセットさ
れ、ＷＡＩ’ｒが出力されるまでセット状１ＩＩｒつづ
ける・モード検出−路４３がＷムＩＴｖ出力すると１次
のクロックＣＫＩ）機縁でＦＦ７はリセｙ）され、　８
Ｆ’ｒＣＫ　＆−止め６．ｔｇＪ時Ｋ、ＣＰＵ６［１１
４ｉ込偏号ＩＮＴ２　ｔ−ａｌ力し、モードがＷａＳさ
れたことな知らせる。

なお、４１１図に圧＃！器３における各部信号のタイム
チャートを示している。

このよ５に補填された本発明によるファクシ主りｊＩ！
置の動作について、以下ｇ＠をする・ＣＰＵ６はＲＯＭ
７　に記憶されているプログラムな職ＩＸ幾行すること
によって、スキャナｌによりて絖卓られた原晴の一情報
の符号化処理Ｖなしてその符号化データをファクシミリ
速値させることＫなる。その場合、スキャナｌから送ら
れてくるデータが８ムＭ２のバッファメモリ部にｌｌｌ
ｉｊｏｃ人カされ、そのバッファメモリｓＫｌライン分
のデ−ダが蓄積されるととＫＣＰＵ６は符号化処理を開
始する・その符号化４６ｆｆｉは次のようにして行なわ
れる・ 始めに、ＣＰＵ５はＬＩＮ鳶８Ｔ　コマンドにより圧ｍ
６３におけるシフトレジスタ４１．シフトレジスタ４２
１吋セットする。これによりシフトレジスタの色は白に
セットされたことくなり、その後の色の変化点は白→黒
の変化点になる０次にＣＰＵ６は符号化の開始コマンド
ｃｏｏｎｓテ　を出力する・これにより圧−′ａ３にお
けるランレンダスカウンタ４５はリセットされ、クロッ
ク１１４＃−路４４のＦＦ７はセットされる。また、モ
ード構出−路４３のｂ１フラダはクリアされ、１１７ラ
ダもクリアされる。Ｍ時に、シフトレジスタ４１　　・
のｉｔｏ〜８４は１句−色の白となり、Ｄ鳶ムＴａｌ鉱
牽憤出にＩぼる。またシフトレジスタ４２の麿・７ラグ
も１息出力と同じ白にリセットされる。久に。

ＣＰＵ６は１１７丁メモ９から圧−ｗｋ３へデータ転送
を開始する。この動作はＣＰＵ＠がまず符号１ヒライン
のデータｖｃａｒ：’ｒ　コマンドでシフトレジスタ４
２にセットし、欠く＃照うインのデーグｖＷＬ８’Ｍ↑
コマンドでシフトレジスタ４１　Ｋセットする。この鼠
８Ｅテ　コマンドによりグロック−御Ｉｇ回路４４ＯＦ
Ｆ５はセットされ、シフトクロッグａｒｔｃｔが発生す
る。このシフトクロＶりは高速でシフトレジスタ４１．
４１’シフ−ｒる＠ＣＰＵ・つプログラムは。

８８ＥＴコマンドで滲趙ラインのデータがシフトレジス
タ４１　Ｋ送られたのち、バッファメモリのアドレスを
インクリメントさせる動作な行なう・そして次の８ビツ
トの符号化ラインのデー４ｋｎびシフトレジス４４２に
出力し、さらに＃愚うインのデータをシフトレジスタ４
１　に出力する。その−、始めに参照ラインデータｔシ
フトレジスタ４１　にｉＲｖてから１次に符号化ライン
のデーグｔシフトレジスタ４２に送るまでの時間１１Ｃ
８ビツトのシフトは完全ＫＭ了しているようにシフトク
ロνりの周波数Ｖ決める必要がある。このようにしてお
けば、シフト中に次のデータのロードコマンドｃａｍテ
が行なわれることはない、このようにして、バッファメ
モリにある一情報は譲久８ビットづつシフトレジスタ４
１．シフトレジスタ４２＃ｃ送られて行（。

ところで、−情＠に変化点かありた場合の処理について
以下説明ｔする・ シフトレジスタ４１．シフトレジスタ４２はシフトグロ
ックＩＩＦＴｃＫ　の１ＩＩＩ縁でシフトされるが。

符！イヒうインに白→黒への変化点があると、黒１素が
１麿の位置にシフトされた時にＤ鳶Ｔａｌ　　が検出さ
れ、Ｗム！Ｔ信号が出力される。これによりＣＩＩＩＩ
）４１絨すａわちｉｌＦ？ｃＫ　＃）畿縁でＦＦ７はリ
セットされ、　ＪＩＦＴＣＫ　　ｔ’止める。またｃｐ
ｕ＠に割込＠ｇｌＮＴ２　ｔａｉ力す６．ｃｐｕｔａ　
はＩＮＴ２　Ｋより符号化割込プログラムにジャンプす
る。したがりて、ＷムＩＴＫよりシフトクロＶりａＦＴ
ｃＫ　ｖ止めたのら、バッフ１メモリからデータなシフ
トレジスタ４２およびシ７トレジス４４１Ｋ出力する一
連のデータ転送の処理は中断され６゜ 符号化割込プログラムでは、ｉ−ｊ”ＲＤＭＯＤｍＫよ
りモードｖＪＩＩＬみ取り１％モードの判定な行なつ、
水平モードと判定された時はランレンダスカウ７４１）
値もＲＤＣＴＨ，１ｌＤｃＴＬ　コマンドを用いて匝み
取る。モードが判定された儀はも各モードでの符号化プ
ログラムにしたがりて符号コー　″ドＶ発生する。符号
コードの発生につい【は符号化テーブルより所足のコー
ドな引いてくるだけであり、ＭＨココ−ィングでの＊ａ
の方法は従来と全く同様にして行なわれる。また、コー
ドテーブルを引いた後、そのコードＶＲＡＭのＦＩＦＯ
エリアにストアする方法も同様である。水平モードの時
はｓ２のランレングスｔカウントする必−がある、これ
は久の符号化と同様な方法でランレンダスｔ−知ること
ができる。すなわち、Ｃ０ＤＩＣ１ｌ？時にム３１”１
”［して次の符号化に入れば１次の変化点で再びＩＮＴ
２４１１号が発生し、この嗜のランレンダスカウンタの
甑より第２のランレングスＶ−むことができる。符号化
コードの発生が員了し、それｖＦＩＦＯバッファにスト
アした畿。

再び次の符号化のためにＣＯＤ　Ｅ　１１　Ｔ＠号を発
生させる・そのｔｌｋ、−Ｉの割込によりディセーブル
とｔりていた割込のマスクを１＃１け１割込プログラム
から抜は出る。ここで再び転送プログラムにもとり。

シフトレジスタ４１　およびシフトレジスタ４２への一
情暢の転送【行ｔ５゜ この１ＩＩＫｃＰＵ６は通常画悄暢の私通を行い。

モードが噴出された時は転送を中萌して符号コードの祐
生を行な２ている。なお、モード構出中パスモードが慎
重されることがある。これは符−号化ラインに、、４Ｉ
Ｉ色の表化点がなく、＃照うインに１・カラーと又対の
変化点があり、その盪また変化点が生じた′４ｈ合であ
る・この時−照ラインの４１の餐１ζ点でｂ１フラグが
セットされ、Ｒ１２の変化点でＤＩＣＴｂ２　が出力さ
れる。この時もＷＡＩｉ値号が弗％１．ＣＰ０６　ＫＩ
ＮＴ２−込ｔかける。

ｒ１ハードウェアの４ａ成上、シフトレジスタ４２（符
号１区ラインのデータがセットされてから４クロＶりψ
に始めてラインの磁初の一本が５１１　Ｋ現れるので、
　Ｒ４ＪＪのモードが水平モードの時、ランレングスの
嘘はランレングスカウンタ４５の臘から４ケ引いたもの
Ｃある。同一に、　Ｍｌ（符号１Ｌ時もラインの鎗初の
ランレングスの臘はランレングスカウンタの−から４を
引いたものである。

また、ＭＲ符号化の時ラインのＭｔ４＋を仮春武化点と
して終る。このために第７図に示すシフトレジスタ４２
の埴左のレジスタはｌシフトのたびに繭データの反対色
がシフトインされるようにしである。したがって、ライ
ンの絨畿のビットがシフトされゆ駆これに絖く１ビツト
は削ビットと逆の色であるため仮ｉ１１変化点が生ずる
。ＣＰＵ６からラインの最後の８ビツトがシフトレジス
タ４１　Ｋ転送すれ。

それが８ビツトシフトされたＩｔ、ｄビットはＲ７にあ
ってクロックは停止する。全てのビットな符号化するに
は、ｋｋ員ビットにつづ（仮線変化点ｔ’Ｒ４の位−ま
でさらにシフトする！Ｉ６曽がある。

そのために４クロック余分にシフトクロック【追加する
必要がある。このクロックの追加はＬＩＮＥＮＤコマン
ドなりロック１ｌｌＩ１４ｊ１１繕４４　に与えること
により行なわれる。クロック制−Ｍｍ８４４はＬＩＮ鳶
ＮＤコマンドにおいてもＲ８１ｉ：Ｔ　コマンド時と同
一に８Ｆ’ｒＣＫ　′に出力する。そしてビットカウン
タｍｃＴＢが４クロツクカウントした時、仮、ｌｌｆ化
点は４ＲＫ入り、最後の符号化が行なわれる。ＣＰＵ６
は符号化の後、ｌラインのデータ転送がすでに終了して
いることをソフトウェア上のフラグで知り。

ビットカウンタの蝋質チェックする。ビットカウンタの
出ＤＱム〜Ｑｏ　はＲＤＣＴＨコマンド（より圧縮−３
におけるランレングスカウンタ４５の上位１とＡＫＣＰ
υ６に取り込まれ、チェックすることができる・Ｑｏ−
′１１１の時、仮＃！叢１こ点はＲ１４にあるためこの
ラインの符号化は全て員了する。ここでプログラムは＆
号化の割込から抜は出る。転送プログラムではすでにｌ
ラインのデータ転送は全て員了し、ＬＩＮＥＮＤ　　コ
マンドも出力した慎、符号１Ｌの終了ｔ−侍っている・
符号化４’ｌｌＪ込プログラムから抜けでてプログラム
が転送プログラムにもどると、ＣＰＵ６は丹び久のライ
ンのイ％ｆ号化に入る・区のラインのバッツァメモリｔ
チェックし、データがｌライン分満たされていると肖び
ＬＩＮＥＩ９Ｔ　　コマンドによりシフトレジスタ４１
．レジス９４２ｖリセットして符号化に入りて行く、こ
のような符号化の６境のうえで勤ラインの終端近くでの
符号化ｖｃｑ＃別Ｈ４−ｔ６６費とする場合がある。そ
れは仮ａｌＲ化点會含めて＃１％肩から４１１１’ｒ　
目までに＆化点なみつけ、シフトが停止して符号化する
場合である０通常の１会。

が出力されていないときにそれを水平モードとしている
が、ラインの絨＃Ｉ４の畝ＡａＩｉｆ化点においては水
平モード、パスモード、ＶＬＩ〜Ｖム３のモードは存在
しない、この場合、　ＤＩＣＴＶＲ３〜ＤＩＣＴＶＲＩ
が出力されていなければ＃照うインの変化点は鍼賭点変
化虜Ｑ真上にあるとしてｖＯとして符号１ζする・同＊
　ｙｃ−＊仮越直化点の１ビツト繭すなわちラインの最
終ビットに変化点があった場合、ＤＫ’ｒＶＯ。

ＤＩＴＶＢ３〜ＤＥＴＶＲＩ　　がｍ刀されてイアｊい
噌はＶＬｌとして符号化する・同ｔ！ｌＫ、仮患変１区
点の２ビｙ）−でＤ］Ｃ’ｆ’ＶＯ、ＤＩ’ｒＶｌ）”
Ｄ］ＣＴＶｉｌ　１　。

ＤＩＣＴＶＬＩ　　が出力されていない場合はＶＬ２と
して符号化し＊　＆ａｌｚ１を点の３ビｙ）−でＤＫＴ
ＶＯ。

ＤＥＴＶ１３〜ＤＫＴＶＲ１、ｏｇ’ｒｖｔ、１　、Ｄ
ＩＴＶＬ２が出力されていない場合はＶＬ３として符号
化する。モードが検出され、シフトが停止した時に％符
号１ヒラ１ンの褒４１点が仮想変化点から何ビット手藺
にあるかはａＤｃＴｌｉ　Ｋよりビットカウンタ烏ＣＴ
ＩＩのＱム〜Ｑ・Ｖ貌み城ることにより知ることかでき
る・ これらのソフトウェアの両件を繕１２−に示す。

４１２−ではメインルーチンと符号化割込ルーチンのみ
ｔ示しているが、４−はＣＰＵ６はこの−にイｙ＃−７
９肩からのデータ壷ネ割込、スキャナｌからの一走査間
藺優号の割込処理Ｖ竹ｔりている。この−込があった嗜
、メインルーチン、符！１区割込ルーチンともに逃場は
中−され、それぞれの逃場にψる。４ンターフエース４
からの割込はＩＮＴ３とし【ｃｐｕａｃＩＩＩｌ込蒙氷
が入る。この割込はデータの韮・１夕暢を挾ｖｙｚ−１
インターフェース４が次のデータ１に債求していること
ｔ−承す、ガえば、モデム速度がａｌＰ８のとき魯１ビ
ットのデータは＃］２０８μｍでモデム６ｃ出力される
魯８ビットのインターフェース４から８ビツトのデータ
が全て出力されるまでＫ　１，６７鵬８　かかる、イン
ターフェース４は８ビツト目のデータが出力された債、
ＣＰＵ６ＫＩＮ？３１１１１込要求を出力する。ｃｐｔ
ｔｓはこの割込を受け、スの８ビツトのデー１　ｆ　Ｐ
　／　８に出力する。ＩＮＴ３割込要求が１．６７　ｍ
１ｌＫ１に発生し、ＣＰＵ６はＩＮ↑３割込後、２０８
μｍ以円に久のデー９ｔセツトする。スキャナｌからの
割込は、ｌラインの主財食の始めに１１ｆかかる。この
割込が入るとＣＰＵ６は一走嚢イネーブルフラダｔチェ
ックする。−走査イネーブルフラグはリフト上のフラグ
で％−主走査ライン副走査が行なわれていたらセットさ
れている。このフラグがセットされていたらＣＰＵ６は
この王］ｅ嚢う１ンのデータｖａみ填り、バッファメモ
リにストーアする作頻に入る。このフラグがセットされ
ていなければｃｐｕｓはこの主走査ラインのデータは檜
てるためにＦＦ３ｔ’セツトしてＨＣＬＫ　ｋフリーラ
ンさせる。ＶＩ４込畿−走置イネーブルｔチェックして
この主走査ラインのデータな捨てるか式み峨るか決めた
嶽、ＣＰＵ６はバッファメモリのａｍｖチ２ツクする。

バッファメモリに空きがあればＣＰＵ６はｍ走査イネー
ブルフラグｔセットし１副走査な行なう、バッファメモ
リが未だ空いていなければ。

副走査イネーブルフラグはリセットされる。この様にし
て副走査同期信号による割込時のバッファメモリの状暢
に応じて副走査と画情報の取り込みが制御される・ 以上１本発明によるファクシミリ装置にあっては、制御
用プロセッサ（ＣＰＵ　）の制御下において、スキャナ
により１ｊＡＩｔ１４向を定食することによって読取ら
れた自ｉ′＃癲會バッファメモリに一時蓄積させ、その
蓄積された１ＩＩ１１１′＃報をバッファメモリから逐
６ＣｔＩｔみ出して圧−一により符号化したうえでその
符号１ヒデータｔインターフエースおよびモデムを介し
てファクシミリ伝送させるものにおいて。

＊ｔ１　ａ己バクファメモリな制御プロセッサ用のデー
タメモリ（ＲＡＭ）に共用させるとともに、スキャナに
よってｔＩｌ、取られた土足食方回における各１ライン
の１ｉＩｉｌ浦報をｎビットずつのデータ群に分割して
データメモリに格納させる手段と、デーダメモリから圧
縮器へｎビットごとにデータ転送させる手段と、ｎビッ
トのデータが圧縮器で符号化されている間、データメモ
リから圧縮器へのデータ転送を停止させる手段を設ける
よ５［したもので。

簡単な構成でかつ制御性良くデータ伝送１行なわせるこ
とができるとともに、従来のよ５にバッファメモリを別
途設けることな（それを劃−プロセッサ用のデータメモ
リに共用させるよ５ＩＩＣシているために、−ｆ′＃報
中に千ヤラクタ情報やフォーマット情報などを薔込ませ
るような場合、何ら特別なハードウェアを必唆とするこ
となくデータメモリを用いることにより容易にそれを実
行させることができるという優れた利点Ｙｎしている。

【図面の簡単な説明】

第１図は本発明によるファクシミリ装置の一実施例な示
すブロック図、第２図は同実＃ｌＩＩ？１１におけるス
キャナの一礪成例を示すブロック図、第３図はそのスキ
ャナにおける各部偏号のタイムチャート、第４図は同実
施例における圧縮器の−構成列を示すブロック図、第５
図はその圧縮器におけるデコーダの一構成例を示すブロ
ック図％第６１および＠７図は圧縮器における各シフト
レジスタの一構成例をそれぞれ示すブロック図、第８図
は圧縮器におけるモード検出回路の一構成例を示すブロ
ック図％第９図は圧縮器におけるランレングスカウンタ
の一構成例ケ示すブロック図、第１０図は圧縮器におけ
るクロック制御回路の一構成例を示すブロック図、＠１
１図は圧ＩＩｍ器における谷部信号のタイムチャートｓ
第１２図はメインルーチンと符号化割込ルーチンとの関
係を示す図である。 ｌ・・・スキャナ　２・・・ＲＡＭ　　３・・・圧［＃
　４・・・インターフェース　５・・・モデム　６・・
・ＣＰＵ７・・・ＲＯＭ　　　８・・・アドレスデコー
ダ出−人代理人　鳥　井　　　清

Claims (1)

【特許請求の範囲】
1. 制御用プロセッサの制御下において、スキャナにより原
   椙面を走査することによってｔＩｔ取られたｍｍ報ｖバ
   ッファメモリに一時蓄積させ、その蓄積された画情報を
   バッファメモリからｄみ出して圧縮器により符号化した
   うえでその符号化データをインターフェースおよびモデ
   ムを介してファクシミリ伝送させるものにおいて、前記
   バッファメモリを制御プロセッサが使用するデータメモ
   リに共用させるとともに、スキャナによりてａＳられた
   主走査方向における各１ラインの自情報ｖｎビットずつ
   のデータｆ＃に分割してデータメモリに格納させる手段
   と、データメモリから圧縮器へｎビットごとにデータ転
   送させる手段と、ｎビットのデータが圧ｍＩ！で符号化
   されている間、データメモリから圧縮器へのデータ転送
   を停止させる手段ｔＷ＆けるよう（したことを特徴とす
   るファクシミリ装置。