JPS58103154A - 多結晶シリコン層間絶縁膜形成方法 - Google Patents

多結晶シリコン層間絶縁膜形成方法

Info

Publication number
JPS58103154A
JPS58103154A JP56202892A JP20289281A JPS58103154A JP S58103154 A JPS58103154 A JP S58103154A JP 56202892 A JP56202892 A JP 56202892A JP 20289281 A JP20289281 A JP 20289281A JP S58103154 A JPS58103154 A JP S58103154A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon layer
insulating film
interlayer insulating
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56202892A
Other languages
English (en)
Other versions
JPS6248379B2 (ja
Inventor
Shuichi Mayumi
周一 真弓
Toshiya Yamato
大和 俊哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP56202892A priority Critical patent/JPS58103154A/ja
Publication of JPS58103154A publication Critical patent/JPS58103154A/ja
Publication of JPS6248379B2 publication Critical patent/JPS6248379B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置における2層あるいはそれ以上の多
結晶シリコン層間絶縁膜形成方法に関し、その目的とす
るところは上層及び下層多結晶シリコンの層間に位置す
る絶縁膜の絶縁耐圧を向上せしめ、上層及び下層多結晶
シリコン間のリーク電流を減少することができる多結晶
シリコン層間絶2 −1 縁膜形成方法を提供することである。
初めに、従来技術の一例として2層多結晶シリコン構造
を有するMO8型半導体集積回路の層間絶縁膜形成方法
について第1図(−)〜(d)を照して詳細に説明する
。まず、シリコン基板1の上に、LOGOSプロセスと
呼ばれる局部酸化法によって形成した膜厚70ooへの
選択酸化膜2及び膜厚660人の第1ゲート酸化膜3を
覆うように被着した膜厚5000人の第1(下層)多結
晶シリコン層4をホトレジスト6をマスクにして、CF
4 ガスによるプラズマエツチングを行う(第1図(a
))。
次に、ホトレジスト6を剥離後、第1多結晶シリコン層
4をマスクにして第1ゲート酸化膜3を弗酸:弗化アン
モニウム系水溶液を用いてエツチングするCM1図山図
中Qその後、第1多結晶シリコン層4上に絶縁膜6を形
成するために、例えば水蒸気中、900℃で30分間の
熱処理を施し、第1多結晶シリコン層4の表面を酸化す
る。この時、同時に基板1の露出部には第2ゲート酸化
膜7が形成される(第1図(C))。次に、第2(上層
)多3’ニー7 結晶シリコン層8を被着して後、ホトレジストをマスク
にして第2多結晶シリコン層8をCF4 ガス中でプラ
ズマエツチングし、その後、これに使用したホトレジス
トを剥離することにより、上述の2層多結晶シリコン構
造を完成する(第1図(d))。
しかしながら、このようにして形成される2層多結晶シ
リコン構造では層間絶縁膜の絶縁耐圧が必らずしも十分
でなく、第1多結晶シリコン層と第2多結晶シリコン層
間に流れるリーク電流が大きいという欠点がある。
ところで、上記シリコン基板1上に酸化成長させる第2
ゲート酸化膜7の厚さを一定の値とすると、第1多結晶
シリコン層4の上面及び側面に成長する眉間絶縁膜6の
厚さは第1多結晶シリコン層4に含まれるリン濃度と熱
処理条件に依存する。
例えば、第1多結晶シリコン層4のシート抵抗が45Ω
の場合、水蒸気中、900℃の熱処理を30分施すと、
第2ゲート酸化膜7の膜厚は650人であり、この時、
眉間絶縁膜6の厚さは第1多結晶シリコン層7の上面及
び側面で約1300八である。
   − しかしながら、第1多結晶シリコン層4のひさし状の先
端下側部分では多結晶シリコンの酸化反応が進み4く、
この部分での層間絶縁膜の厚さは約60OAとなる。ま
た、第1多結晶シリコン層4の上面と側面が交差する角
に成長する層間絶縁膜6の厚さも第1多結晶シリコン層
4の上面及び側面に成長する層間絶縁膜6の厚さと比較
して薄く、約800八である。更に、熱処理の温度ある
いは多結晶シリコン層7のシート抵抗を変化させた場合
も、第1多結晶シリコン層7の下面と側面との交差する
角の下側部分に成長する絶縁膜の厚さが、第1多結晶シ
リコン層4のその他の部分に成長する絶縁膜の厚さと比
較して薄いだめに、この部分において層間絶縁膜6の破
壊が起り易く、絶縁耐圧低下の原因となっている。例え
ば、上述のような厚みの関係で層間絶縁膜では、第1多
結晶シリコン層4と第2多結晶シリコン層間8の耐圧は
約aaVであった。
本発明は上記従来の欠点を除去することのできる多結晶
シリコン層間絶縁膜形成方法を提供する6 ヘージ ものであり、第1ゲート酸化膜エツチング時に生ずる第
1多結晶シリコン層のひさし状の突出部を除去し、第1
多結晶シリコン層の角部分の下の層間絶縁膜を厚くする
ことによって絶縁耐圧を向上させるところに特徴がある
以下、本発明にかかる多結晶シリコン層間絶縁膜形成方
法の一実施例について第2図(−)〜(−)を参照にし
て詳細に説明する。なお、第1図(−)〜(d)の場合
と同一番号を付している。まず、シリコン基板1の上に
形成した膜厚7000人の選択酸化膜2及び膜厚65〇
への第1ゲート酸化膜3を覆うように被着した膜厚50
00人、シート抵抗46Ωの第1多結晶シリコン層4を
ホトレジスト5をマスクにしてCF4 ガス中でプラズ
マエツチングする(第2図(a))。次に、ホトレジス
ト6を剥離後、第1多結晶シリコン層4をマスクにして
第1ゲート酸化膜3を弗酸:弗化アンモニウム水溶液を
用いてエツチングする(第2図(b))。その後、第1
ゲート酸化膜エツチング時の横方向エツチングによって
生じた第1多結晶シリコン層4のひさし状の6 −1 突出部が消滅し、第1多結晶シリコン層下の第1ゲート
酸化膜3の一部が、例えば幅1000八程度その第1多
結晶シリコン層4の側面先端から現われる程度に、硝酸
二部酸系水容液を用いて第1結晶シリコン層4をエツチ
ングする(第2図(C))。
このエツチング工程により、同第1多結晶シリコン層4
の上面、側面交差部の角も好ましくエツチングされる。
次に、例えば900℃の水蒸気中で30分間の熱処理を
施し、第1多結晶シリコン層4上に第2多結晶シリコン
層8に対する層間絶縁膜6及びシリコン基板1上に第2
ゲート酸化膜7を同時に形成する(第2図(d))。こ
の後、第2多結晶シリコン層8を被着して後、ホトレジ
ストをマスクにして、第2多結晶シリコン層8をCF4
ガス中でスラズマエッチングする。そして、ホトレジス
トを剥離して、所望の2層多結晶シリコン構造を完成さ
せる(第2図(e))。
本実施例の方法によれば、第1多結晶シリコン層4の上
面及び側面の層間絶縁膜6の膜厚は上記第1図示の従来
例の場合と同様に約1300人であ71\−ノ るが、第1多結晶シリコン層4の側面と下面とが交差す
る角の部分に成長する層間絶縁膜6の最小膜厚は約1o
oo人であり、従来の方法で同様絶縁膜を形成した場合
の上述の従来例における最小膜厚よりも約40OA厚い
。この理由は、従来方法と異なり層間絶縁膜6形成前に
第1結晶シリコン層4の下面と側面の交差する角の下側
部分に第1ゲート酸化膜3が存在しているために層間絶
縁膜6の極端に薄くなる部分がなくなっているだめであ
る。尚、第1多結晶シリコン層4の上面と側面の交差す
る角の部分に成長する絶縁膜の厚さは約880人となり
、従来方法の場合よりわずかに厚い膜厚である。ところ
で、第1多結晶シリコン層4と第2多結晶シリコン層8
との間の耐圧は層間絶縁膜6全体の膜厚が最も薄い部分
で決定されるとすると、本実施例の方法の場合、眉間絶
縁膜6全体の最小膜厚は約880八であり、従来方法を
用いた場合よりも280人厚い。実際、第1多結晶シリ
コン層4と第2多結晶シリコン層8との間の耐圧は約6
2Vあり、従来方法により製造した上述の従来例2層多
結晶シリコン構造のものよりも約14V向上した。
尚、本方法では、第1ゲート酸化膜3のエツチングの際
に、横方向エッチレグによって生じた第1多結晶シリコ
ン層4のひさし状突出部を除去する工程で、硝酸二部酸
系水溶液を用いだが、同エツチングをCF4 ガス中の
プラズマエツチングで実施した場合も、第1及び第2多
結晶シリコン層間の耐圧は約50Vであシ、本方法を用
いた場合と同程度であった。
以上、説明したように、本発明の多結晶シリコン層間絶
縁膜形成方法を用いて多結晶シリコン層間の絶縁膜を形
成すると従来の多層多結晶シリコン構造における絶縁耐
圧不足の問題を効果的に解決することが可能である。本
発明は2層多結晶シリコン構造の製造方法を例示して説
明しだが、本発明の方法は3層あるいはそれ以上の多層
結晶シリコン構造を有する半導体装置全般に適用できる
ものである。
【図面の簡単な説明】
91・−7 第1図(−)〜(d)は従来の多結晶シリコン層間絶縁
膜形成方法を示す工程図、第2図(、)〜(e)は本発
明の一実施例における多結晶シリコン層間絶縁膜形成方
法を示す。 1・・・・・・シリコン基板、2・・・・・・選択酸化
膜、3・・・・・・第1ゲート酸化膜、4・・・・・・
第1(下層)多結晶シリコン層、6・・・・・・ホトレ
ジスト、6・・・・・・多結晶シリコン間の眉間絶縁膜
(酸化ケイ素瓦7・・・・・・第2ゲート酸化膜、8・
・・・・・第2(上層)多結晶シリコン層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名II
I図 ((II

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上の絶縁膜の上に形成された多結晶シリコン
    層を選択的にエツチングする工程と、この多結晶シリコ
    ン層をマスクにして上記半導体基板上の絶縁膜をエツチ
    ングする工程と、上記絶縁膜のエツチングの際に形成さ
    れた上記多結晶シリコン層のひさし状突出部を除去する
    工程と、上記多結晶シリコン層上に熱酸化によシ絶縁膜
    を形成する工程とをそなえたことを特徴とする多結晶シ
    リコン層間絶縁膜形成方法。
JP56202892A 1981-12-15 1981-12-15 多結晶シリコン層間絶縁膜形成方法 Granted JPS58103154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56202892A JPS58103154A (ja) 1981-12-15 1981-12-15 多結晶シリコン層間絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56202892A JPS58103154A (ja) 1981-12-15 1981-12-15 多結晶シリコン層間絶縁膜形成方法

Publications (2)

Publication Number Publication Date
JPS58103154A true JPS58103154A (ja) 1983-06-20
JPS6248379B2 JPS6248379B2 (ja) 1987-10-13

Family

ID=16464923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56202892A Granted JPS58103154A (ja) 1981-12-15 1981-12-15 多結晶シリコン層間絶縁膜形成方法

Country Status (1)

Country Link
JP (1) JPS58103154A (ja)

Also Published As

Publication number Publication date
JPS6248379B2 (ja) 1987-10-13

Similar Documents

Publication Publication Date Title
JPS58103154A (ja) 多結晶シリコン層間絶縁膜形成方法
JP2674406B2 (ja) 半導体装置の製造方法
JPS6213047A (ja) 半導体装置の製造方法
JP3323264B2 (ja) 半導体装置の製造方法
JPS5943549A (ja) アルミニウム配線層の形成方法
JPH0122731B2 (ja)
JPS6387741A (ja) 半導体装置の製造方法
JPS5823745B2 (ja) Mos ガタシユウセキカイロソウチノ セイゾウホウホウ
JPS5933873A (ja) 半導体素子の製造方法
JPH0620138B2 (ja) 薄膜型mos構造半導体装置の製造法
JPS6027187B2 (ja) 半導体装置の製造方法
JPH0367351B2 (ja)
JPS5953710B2 (ja) 半導体装置の製造方法
JPH0416019B2 (ja)
JPS6260231A (ja) 半導体装置の製造方法
JPS6387742A (ja) 半導体装置の製造方法
JPH01146341A (ja) 多層配線の形成方法
JPS6279625A (ja) 半導体装置の製造方法
JPH08236475A (ja) コンタクト窓の形成方法
JPS6210034B2 (ja)
JPS6145859B2 (ja)
JPH02309639A (ja) 半導体装置の製造方法
JPS6310572A (ja) 半導体装置の製造方法
JPS5892240A (ja) 半導体装置の製造方法
JPS6181665A (ja) 半導体領域の形成方法