JPS58112136A - 多入力信号比較器 - Google Patents
多入力信号比較器Info
- Publication number
- JPS58112136A JPS58112136A JP21564181A JP21564181A JPS58112136A JP S58112136 A JPS58112136 A JP S58112136A JP 21564181 A JP21564181 A JP 21564181A JP 21564181 A JP21564181 A JP 21564181A JP S58112136 A JPS58112136 A JP S58112136A
- Authority
- JP
- Japan
- Prior art keywords
- data
- stage
- output
- shift register
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は２系統の多入力信号を比較し両系統間の不一致
を検出すると共に、自からが７エールセー７性を有する
多入力信号比較器に関するものであるＯ 近来は、各分野においてマイクプロセッサ等のプロセッ
サが使用される傾向にあるが、高信＠性と共に７エール
セーフ性を要求される信号制御装置等においては、プロ
セッサにするデータ処理系を多重化し、互に同期運転を
行なわせ丸うえ、各系統のデータが一致するか否かを監
視することが行なわれてお）、本出願人の別途出願によ
る「高速信号比較器」（特開４５％−１７４４４）が提
案されている。
を検出すると共に、自からが７エールセー７性を有する
多入力信号比較器に関するものであるＯ 近来は、各分野においてマイクプロセッサ等のプロセッ
サが使用される傾向にあるが、高信＠性と共に７エール
セーフ性を要求される信号制御装置等においては、プロ
セッサにするデータ処理系を多重化し、互に同期運転を
行なわせ丸うえ、各系統のデータが一致するか否かを監
視することが行なわれてお）、本出願人の別途出願によ
る「高速信号比較器」（特開４５％−１７４４４）が提
案されている。
しかし、同出願の内容は、相通に複ｍｅ回路を各信号の
ビット毎に設けねばならず、多数ビットの場合には構成
が大規模化し、装置として高価に々る欠点を有するもの
であり九。
ビット毎に設けねばならず、多数ビットの場合には構成
が大規模化し、装置として高価に々る欠点を有するもの
であり九。
本発明は、従来のか＼る欠点を根本的に排除する目的を
有し、各々が同−ｆＲａｉｉｃを有する第１および＃Ｉ
２のシフトレジスタを設け、これの各初段へ亙に論理値
の相反するデータをセットし、初段以外の各段へ比較す
べき信号の各デー！、七セットのうえ、各Ｖ７）レジス
タを同一のシフトパルスによｐシフト―作を行なわせる
と共に、各シフトレジスタの最終段から得られる各デー
タを排他ｉ論理和回路により比較し、こ−において不一
致の検出を行なつ九後、この検出出力により、少くとも
２ｍ構成の双方向シフトレジスタヘセットされる一つの
データを前段から後段ヘシフトさせ、かつ、リセットパ
ルスにより一りのデータを反対方向ヘシフトさせ、後段
から得られるデータが常に変化するものとし、これの変
化有無を検出回路により検出するものとじ九極めて効果
的な、多入力信号比ａＳを提供するものである。
有し、各々が同−ｆＲａｉｉｃを有する第１および＃Ｉ
２のシフトレジスタを設け、これの各初段へ亙に論理値
の相反するデータをセットし、初段以外の各段へ比較す
べき信号の各デー！、七セットのうえ、各Ｖ７）レジス
タを同一のシフトパルスによｐシフト―作を行なわせる
と共に、各シフトレジスタの最終段から得られる各デー
タを排他ｉ論理和回路により比較し、こ−において不一
致の検出を行なつ九後、この検出出力により、少くとも
２ｍ構成の双方向シフトレジスタヘセットされる一つの
データを前段から後段ヘシフトさせ、かつ、リセットパ
ルスにより一りのデータを反対方向ヘシフトさせ、後段
から得られるデータが常に変化するものとし、これの変
化有無を検出回路により検出するものとじ九極めて効果
的な、多入力信号比ａＳを提供するものである。
以下、実施ＩＰ４を示す図に工って本発明の詳細な説明
する。
する。
嬉゛１図は構成を示すブロック図、！ｓ２図および第３
図は嬉１ｍＫおける各部の波形を示すタイ電ングチャー
トでＴｏ９、−□上省略し九２一系統のデータ処理装置
等から第１およびｍｓ２の母線ＢＵＤ、。
図は嬉１ｍＫおける各部の波形を示すタイ電ングチャー
トでＴｏ９、−□上省略し九２一系統のデータ処理装置
等から第１およびｍｓ２の母線ＢＵＤ、。
ＢＯ２，へ、各々がＳビットのデータＤ１１〜Ｄｉ、
、 Ｄ、、 ’〜Ｄ□からなり５ｌｌｔｚ図ｔａ＞の変
化を示す信号が送られて未る°ものとなっており、第２
図（ｂｌのラッチパルスＬＡＰに応じ、各々が同一段数
を備える第１および第２のシフトレジスタ８ＲＧ、、８
几Ｇ、における初段Ｓ、以外の各段８１〜Ｓ、ヘデータ
ＤＩｌ〜ＤＩ、Ｄ意、−ｗＤ愈・がセットされるＯまた
、各シフトレジスタ８ＲＧ、、８几Ｇ、の初段Ｓ・には
、図上省略し九プリセット回路により、互に相反する論
ｍ値′１１および１０′のデータが、ラッチパルスＬＡ
Ｐに応じてセットされるものとなっており、これらのデ
ータは、ｔ４２図（Ｃ）に示すシフトパルス５ＦＰＫし
たがってシフ）サレ、ｉｌｌ終Ｒ８ｍから順次に送出さ
れる。
、 Ｄ、、 ’〜Ｄ□からなり５ｌｌｔｚ図ｔａ＞の変
化を示す信号が送られて未る°ものとなっており、第２
図（ｂｌのラッチパルスＬＡＰに応じ、各々が同一段数
を備える第１および第２のシフトレジスタ８ＲＧ、、８
几Ｇ、における初段Ｓ、以外の各段８１〜Ｓ、ヘデータ
ＤＩｌ〜ＤＩ、Ｄ意、−ｗＤ愈・がセットされるＯまた
、各シフトレジスタ８ＲＧ、、８几Ｇ、の初段Ｓ・には
、図上省略し九プリセット回路により、互に相反する論
ｍ値′１１および１０′のデータが、ラッチパルスＬＡ
Ｐに応じてセットされるものとなっており、これらのデ
ータは、ｔ４２図（Ｃ）に示すシフトパルス５ＦＰＫし
たがってシフ）サレ、ｉｌｌ終Ｒ８ｍから順次に送出さ
れる。
各最終Ｒ８ｍから送出されるデータは、排他的論理和（
以下、ＢＸＯＲ）回路としてのｇｘｏａゲートＧへ与え
られており、各データＤ、１％Ｄ１．．Ｄ、。
以下、ＢＸＯＲ）回路としてのｇｘｏａゲートＧへ与え
られており、各データＤ、１％Ｄ１．．Ｄ、。
〜Ｄ３．０同一順位のものが同−輪臘籠であれば谷ＲＳ
＊ −Ｓ ｓの内容が順次に送出される間は、ＥＸＯ
ＲゲートＧの第２図（ｄ）Ｋ示す出力が′θ′でＴｏｓ
１初［８・の内容が送出されるに及んで出力（ｄ）が％
１１となる。
＊ −Ｓ ｓの内容が順次に送出される間は、ＥＸＯ
ＲゲートＧの第２図（ｄ）Ｋ示す出力が′θ′でＴｏｓ
１初［８・の内容が送出されるに及んで出力（ｄ）が％
１１となる。
すると、前段５Ｌｓｐよび後段８鳳からなる２段構成の
双方向シフトレジスタＢｌ’ＬＧの前Ｒ８ｘ、へ、図上
省略したプリセット回路によりセットされていた′１′
を示す一つのデータが出力（ｄ）に応じ、前段８Ｌから
後＊ｓｌヘシフトし、後段８鼠から得られる４２図（ｆ
）のデータが′１１となる。
双方向シフトレジスタＢｌ’ＬＧの前Ｒ８ｘ、へ、図上
省略したプリセット回路によりセットされていた′１′
を示す一つのデータが出力（ｄ）に応じ、前段８Ｌから
後＊ｓｌヘシフトし、後段８鼠から得られる４２図（ｆ
）のデータが′１１となる。
後段８ｍ（Ｄ’ｌ’を示すデータは、出力（ｄ）のつぎ
に生ずるリセットパルスＲ８ＰＫ応じて反対方向ヘシフ
トする丸め、これに応じてデータ（ｆ）が）′となり、
信号（ａ）が変化する度毎に以上の動作を反復すること
により、データ（ｆ）はデータＤ８．〜Ｄ、、、Ｄ、。
に生ずるリセットパルスＲ８ＰＫ応じて反対方向ヘシフ
トする丸め、これに応じてデータ（ｆ）が）′となり、
信号（ａ）が変化する度毎に以上の動作を反復すること
により、データ（ｆ）はデータＤ８．〜Ｄ、、、Ｄ、。
〜ｌ）ｍｓの同一順位のものが一致する＠９、変化を続
ける゛。
ける゛。
この変化は、増幅検波善人り等の検出回路へ与えられ、
データ（ｆ）に変化のある閾は、これに応じてリレーＫ
Ｌが動作なＩ！絖する。
データ（ｆ）に変化のある閾は、これに応じてリレーＫ
Ｌが動作なＩ！絖する。
これに対し、第３図のとおｐ、若しデータＤＩ？＋Ｄ□
閾に不一致を生ずれば、信号（ａ）の１周期内において
出力（ｄ）が２回にわたって１１′となり、双方向シフ
トパルスタＢＲＧの前１１１ｓＬにセットされた一つの
データは、後段８ｍから罠にシフトされるものとなり、
同しジスタＢＲＧ内のデータは′Ｏ′のみとなるため、
データ（ｆ）が変化を１回生じた後は無変化となる。
閾に不一致を生ずれば、信号（ａ）の１周期内において
出力（ｄ）が２回にわたって１１′となり、双方向シフ
トパルスタＢＲＧの前１１１ｓＬにセットされた一つの
データは、後段８ｍから罠にシフトされるものとなり、
同しジスタＢＲＧ内のデータは′Ｏ′のみとなるため、
データ（ｆ）が変化を１回生じた後は無変化となる。
すると、増幅検波器ＡＤの出力が消滅し、リレーＫＬが
復旧するため、これによってデータＤＩ。
復旧するため、これによってデータＤＩ。
〜Ｄ１．．Ｄ□〜Ｄｌｌ中のいずれかに不一致の生じた
ことが速やかに検出で自るＯ なお、シフトレジスタ８ＲＧ、 、 ８ＲＧ、 、］１
ｉｉＸＯＲゲートＧ、双方向シフトレジスタＢＲＧ等の
いずれかに％粛鵞生ずれば、データ（ｆ）が無変化とな
ってリレーＲＬが復旧し、増幅検波＠ＡＤに異常を生じ
ても同様となるため、全体としてのフェールセーフ性が
繊持される。
ことが速やかに検出で自るＯ なお、シフトレジスタ８ＲＧ、 、 ８ＲＧ、 、］１
ｉｉＸＯＲゲートＧ、双方向シフトレジスタＢＲＧ等の
いずれかに％粛鵞生ずれば、データ（ｆ）が無変化とな
ってリレーＲＬが復旧し、増幅検波＠ＡＤに異常を生じ
ても同様となるため、全体としてのフェールセーフ性が
繊持される。
たソし、シフトレジスタｆ！ｉＲＧ、、８ＲＧ、の段数
は、信号（１）のビット数に応じて定めればよく、初段
Ｓ、へのプリセットデータを各レジスタＳ凡Ｇ。
は、信号（１）のビット数に応じて定めればよく、初段
Ｓ、へのプリセットデータを各レジスタＳ凡Ｇ。
８ＲＧ、において反対としても同様で６９、双方向シフ
トレジスタＢ凡Ｇの各段８Ｌ、８ｍへ同一のデータを同
時にプリセットしてもよく、これの段数を検出時間に応
じて更に多段とすることも任意であり増幅検ＴＩ！Ｌ！
ｉ人りの代りに検ａＳのみを用い、鳥感度リレーをリレ
ーＫＬとして用いてもよい等、本発明は種々の変形が自
在である。
トレジスタＢ凡Ｇの各段８Ｌ、８ｍへ同一のデータを同
時にプリセットしてもよく、これの段数を検出時間に応
じて更に多段とすることも任意であり増幅検ＴＩ！Ｌ！
ｉ人りの代りに検ａＳのみを用い、鳥感度リレーをリレ
ーＫＬとして用いてもよい等、本発明は種々の変形が自
在である。
以上の説明により明らかなとお９本発明によれば、簡単
かつ安価な構成により、フェールセーフ４＆を有する多
入力信号比ＩＲ量が実現する丸め、高信頼性を要求され
る各種データ処理装置等の異常＃Ｉｔ視上頭上顕著果が
得られる。
かつ安価な構成により、フェールセーフ４＆を有する多
入力信号比ＩＲ量が実現する丸め、高信頼性を要求され
る各種データ処理装置等の異常＃Ｉｔ視上頭上顕著果が
得られる。
図は本発明の実施鉤を示し、ｌｓ１図は構成のブロック
図、第２図およびｓ３図は第１図における各部の波形を
示すメイき／グチヤードである。 ８ａＧ、、８ＲＧ、−−・ａシ；ｙ）−レジスタ、ｓ。 ・・・・初段、Ｓ、・・・・最終段、Ｇ・・・・ｇｘｏ
ル（排他的論理和）ゲー）、ＢＲＧ ・・・・双方向シ
フトレジスタ、 ８に、 １１・・・ｔｌｌＲ１８ｙｉ
・・・・４ｉｋ段、ＡＤ・・・・増幅検波器（検出回路
）、Ｄ、、−Ｄ、、、Ｄ、、 〜Ｄ、、＠ ＃ ＠ ＊
データ。 第１図 手続補正書（自発） 特許庁長官殿 ”°”′″ｓｙ、、；、１
ｓ“１、事件の表示 昭和５６年特 許 願第２１５６４９−２、発明の名称 多入力信号比較器 ３、補正をする者
図、第２図およびｓ３図は第１図における各部の波形を
示すメイき／グチヤードである。 ８ａＧ、、８ＲＧ、−−・ａシ；ｙ）−レジスタ、ｓ。 ・・・・初段、Ｓ、・・・・最終段、Ｇ・・・・ｇｘｏ
ル（排他的論理和）ゲー）、ＢＲＧ ・・・・双方向シ
フトレジスタ、 ８に、 １１・・・ｔｌｌＲ１８ｙｉ
・・・・４ｉｋ段、ＡＤ・・・・増幅検波器（検出回路
）、Ｄ、、−Ｄ、、、Ｄ、、 〜Ｄ、、＠ ＃ ＠ ＊
データ。 第１図 手続補正書（自発） 特許庁長官殿 ”°”′″ｓｙ、、；、１
ｓ“１、事件の表示 昭和５６年特 許 願第２１５６４９−２、発明の名称 多入力信号比較器 ３、補正をする者
Claims (1)
- 各々の初段へ互に相反する論理値のデータがセットされ
かつ前記初段以外の各段へ各個にデータがセットされる
各々が同一段一を備え要請１および嬉２のシフトレジス
タと、該第１および第２のシフトレジスタの鍛終段から
同一のシフトパルスに応じて送出される各データを入力
とする排他的論理和回路と、該排他的論理和回路の出力
に応じて一つのデー夕を前段かう後段ヘシフトすると共
にリセットパルスに応じて前記一つのデータを反対方向
へ７７トする少くとも２段構成の双方向シフトレジスタ
と、該双方向シフトレジスタの後段から得られるデータ
が変化するか否かを検出する検出回路とからなることを
特徴とする多入力信号比＠器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21564181A JPS58112136A (ja) | 1981-12-25 | 1981-12-25 | 多入力信号比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21564181A JPS58112136A (ja) | 1981-12-25 | 1981-12-25 | 多入力信号比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112136A true JPS58112136A (ja) | 1983-07-04 |
| JPS6128133B2 JPS6128133B2 (ja) | 1986-06-28 |
Family
ID=16675764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21564181A Granted JPS58112136A (ja) | 1981-12-25 | 1981-12-25 | 多入力信号比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112136A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537726U (ja) * | 1991-10-21 | 1993-05-21 | 中興化成工業株式会社 | コンベヤベルト |
| JPH05324391A (ja) * | 1991-12-16 | 1993-12-07 | Kyosan Electric Mfg Co Ltd | 故障検出装置、故障検出方法およびバス比較器 |
-
1981
- 1981-12-25 JP JP21564181A patent/JPS58112136A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537726U (ja) * | 1991-10-21 | 1993-05-21 | 中興化成工業株式会社 | コンベヤベルト |
| JPH05324391A (ja) * | 1991-12-16 | 1993-12-07 | Kyosan Electric Mfg Co Ltd | 故障検出装置、故障検出方法およびバス比較器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6128133B2 (ja) | 1986-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06105292A (ja) | フィルムモード検出方法および装置 | |
| JPS58112136A (ja) | 多入力信号比較器 | |
| JPH04222134A (ja) | 伝送路信号保護方式 | |
| JPS5413236A (en) | Bus control system | |
| JPS6128134B2 (ja) | ||
| JPS5864542A (ja) | 状態変化検出方式 | |
| JPS58109944A (ja) | 不一致検出回路の故障検知方法 | |
| JPS6352534A (ja) | パラレルデ−タ伝送方式 | |
| KR200156130Y1 (ko) | 이퀄라이저 발생회로 | |
| JPH0466140B2 (ja) | ||
| JPH05300117A (ja) | フレーム変換エラー検出回路 | |
| JPH03204038A (ja) | 多数決比較回路 | |
| JPH03139049A (ja) | 直列・並列変換回路 | |
| JPS62206643A (ja) | 加算器の故障検出回路 | |
| JPS58112138A (ja) | 多入力信号比較器 | |
| JPH03102265A (ja) | 最大値検出回路 | |
| JPH01303001A (ja) | 自動列車制御装置 | |
| JPS5843645A (ja) | フレ−ム同期保持方式 | |
| JPH02304632A (ja) | 演算器故障検出方式 | |
| JPS6184111A (ja) | クロツク断検出回路 | |
| JPH04157527A (ja) | 障害検出機能付き算術演算器 | |
| JPH03130852A (ja) | メモリ診断回路 | |
| JPS6013574B2 (ja) | シフト演算回路 | |
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| JPH01271809A (ja) | 制御パルス信号の入力異常検出装置 |