JPS58143539A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58143539A JPS58143539A JP57025253A JP2525382A JPS58143539A JP S58143539 A JPS58143539 A JP S58143539A JP 57025253 A JP57025253 A JP 57025253A JP 2525382 A JP2525382 A JP 2525382A JP S58143539 A JPS58143539 A JP S58143539A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- heater stage
- resin
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、リードフレームを使用する樹脂封止形半導体
装置の製造方法に関し、半導体チップのチップクラック
発生の防止を目的とした製造方法である。
装置の製造方法に関し、半導体チップのチップクラック
発生の防止を目的とした製造方法である。
従来、樹脂封止形半導体装置は、パッケージを量産向き
で安価なものとするために、通常リードフレームを用い
ることが多い。第１Ａ〜ＩＣ図Ｖ＜：はリードフレーム
を使用した従来技術による樹脂封止形半導体装置管示し
た。リードフレームは金属細条に数個以上のパターンが
フレームで連結された形状のものである。第１Ａ図はそ
の１個のパターンの主要部の平面図であって、チップ１
を塔載する支持台２は支持腕６によってフレーム（図示
せず）に連結されている。またチップ電極４からの信号
を外部に導出する多数のリード５が同じくフレームに連
結されている。このようなリードフレームは通常Ｆｅ−
Ｎｉ合金や銅合金の材質の金属細条をブレス打抜又はメ
タルエツチング法等によって成形加工して得られる。
で安価なものとするために、通常リードフレームを用い
ることが多い。第１Ａ〜ＩＣ図Ｖ＜：はリードフレーム
を使用した従来技術による樹脂封止形半導体装置管示し
た。リードフレームは金属細条に数個以上のパターンが
フレームで連結された形状のものである。第１Ａ図はそ
の１個のパターンの主要部の平面図であって、チップ１
を塔載する支持台２は支持腕６によってフレーム（図示
せず）に連結されている。またチップ電極４からの信号
を外部に導出する多数のリード５が同じくフレームに連
結されている。このようなリードフレームは通常Ｆｅ−
Ｎｉ合金や銅合金の材質の金属細条をブレス打抜又はメ
タルエツチング法等によって成形加工して得られる。
このリードフレームは、第１Ｂ図断面図に示すように、
半導体チップ１を支持台２に接着剤固着・合金固着等の
手段６によりマウントした後、ワイヤボンディングマシ
ーンのヒータステージ７の上に移動させる。そこで所定
の温度に加熱し、チップ電極４と内部リード５１との間
を金又はアルミ細線８を用いワイヤボンディング法によ
り電気的に接続する。ワイヤボンディングをしたチップ
１及びリードフレームは、第１Ｃ図断面図に示すごとく
、エポキシ樹脂等の封止樹脂９で樹脂封止される。樹脂
封止されたリードフレームは、プリント基板に接合する
ための外部リード５２が封止樹脂９から突出するように
フレームから分離され、半導体装置のパッケージが完了
する。
半導体チップ１を支持台２に接着剤固着・合金固着等の
手段６によりマウントした後、ワイヤボンディングマシ
ーンのヒータステージ７の上に移動させる。そこで所定
の温度に加熱し、チップ電極４と内部リード５１との間
を金又はアルミ細線８を用いワイヤボンディング法によ
り電気的に接続する。ワイヤボンディングをしたチップ
１及びリードフレームは、第１Ｃ図断面図に示すごとく
、エポキシ樹脂等の封止樹脂９で樹脂封止される。樹脂
封止されたリードフレームは、プリント基板に接合する
ための外部リード５２が封止樹脂９から突出するように
フレームから分離され、半導体装置のパッケージが完了
する。
リードフレームの材質は、前記したようにＦｅ−Ｎｔ金
合金銅合金が使用される。特に銅合金のリードフレーム
は安価であるので最近その使用が拡大し・てきている。
合金銅合金が使用される。特に銅合金のリードフレーム
は安価であるので最近その使用が拡大し・てきている。
しかしながら、銅合金の熱膨張係数αは１６〜１７Ｘ１
０βであって、シリコンチップの熱膨張係数α。（４Ｘ
１０＝／ｌＥ ）に比べて大きく、最近のようにチッ
プサイズが大きくなつ七くると、支持台との熱膨張不整
合によりチップクラ、りが発生するという問題点が現わ
れてきた。
０βであって、シリコンチップの熱膨張係数α。（４Ｘ
１０＝／ｌＥ ）に比べて大きく、最近のようにチッ
プサイズが大きくなつ七くると、支持台との熱膨張不整
合によりチップクラ、りが発生するという問題点が現わ
れてきた。
従って、本発明の目的は、チップクラックの生じない、
半導体チップと該半導体チップがワイヤボンディングさ
れたリードフレームとからなる樹脂封止形半導体装置の
製造方法を提供することにある。
半導体チップと該半導体チップがワイヤボンディングさ
れたリードフレームとからなる樹脂封止形半導体装置の
製造方法を提供することにある。
本発明は、半導体チップｔリードフレームに固着接合す
ることなく、半導体チップをボンディングマシーンのヒ
ータステージ上に真空吸引して固定しつつワイヤボンデ
ィングをする。このためのヒータステージには真空吸引
孔を設ける。一方リードフレームにはチップ支持台を設
けても設けなくてもよい。そしてチップ支持台を設けな
いり一ド７レームを用いるときには、半導体チップをヒ
ータステージ真空吸引孔の上に直接固定してワイヤボン
ディングし、チップ支持台を設けたリードフレームを用
いるときには、チップ支持台を穴付支持台とし、半導体
チップを穴付支持台に載置し、ヒータステージ真空吸引
孔と穴付支持台の穴とを連通させ、半導体チップを真空
吸引し固定してワイヤボンディングする。
ることなく、半導体チップをボンディングマシーンのヒ
ータステージ上に真空吸引して固定しつつワイヤボンデ
ィングをする。このためのヒータステージには真空吸引
孔を設ける。一方リードフレームにはチップ支持台を設
けても設けなくてもよい。そしてチップ支持台を設けな
いり一ド７レームを用いるときには、半導体チップをヒ
ータステージ真空吸引孔の上に直接固定してワイヤボン
ディングし、チップ支持台を設けたリードフレームを用
いるときには、チップ支持台を穴付支持台とし、半導体
チップを穴付支持台に載置し、ヒータステージ真空吸引
孔と穴付支持台の穴とを連通させ、半導体チップを真空
吸引し固定してワイヤボンディングする。
ワイヤボンディングされた半導体チップとリードフレー
ムは、ワイヤボンディング後真空吸引を解除してヒータ
ステージ上から取り外し、ボンディングワイヤが半導体
チップをつり下げた状態で常法により樹脂封止全行なう
。
ムは、ワイヤボンディング後真空吸引を解除してヒータ
ステージ上から取り外し、ボンディングワイヤが半導体
チップをつり下げた状態で常法により樹脂封止全行なう
。
第一の実施例を、第２Ａ〜２０図に示す。この実施例で
用いたリードフレームはリード５がフレーム、（図示せ
ず）に連結されていて、第１Ａ図の従来例のような支持
台２金有しないリードフレームである。このリードフレ
ームは、第２Ｂ図断面図に示すように、ボンディングマ
シーンのヒータステージ７に所定の位置合せを行なった
後固定爪等の手段により固定する。その結果リードフレ
ームの内部リード５１はヒータステージの真空吸引孔１
０ｔ−挾んだ所定の位置でヒータステージ７によって加
熱される。一方塔載予定されるチップ１はヒータステー
ジの真空吸引孔１０の上に直接運搬具（図示せず）Ｋよ
り位置決めして載置し、矢印の方向に真空吸引してチッ
プ１をヒータステージ７に固定する。真空吸引孔１０は
例えば４１１口のチップについて０．５〜１．５ ｆｆ
φ程度の孔とし５００ｆｉＨｇ程度以上の真空で吸引す
ればずれなくチップが固定でき、熱圧着法、サーモソニ
ック法或は超音波法例れのワイヤボンディング法であっ
ても支障なく行なうことができる。ボンディング後、チ
ップ１とリードフレームの固定番解除するが、解除した
状態では、リードフレームはボンディングワイヤでチッ
プをつり下げた状態となっている。この状態のリードフ
レームは、例えば低粘度のエポキシ樹脂の低圧トランス
ファ成形法、キャスティング法或はポツティング法によ
って第２Ｃ図のようにチップ１．内部リード５１及びボ
ンディングワイヤ８を固定することができる。
用いたリードフレームはリード５がフレーム、（図示せ
ず）に連結されていて、第１Ａ図の従来例のような支持
台２金有しないリードフレームである。このリードフレ
ームは、第２Ｂ図断面図に示すように、ボンディングマ
シーンのヒータステージ７に所定の位置合せを行なった
後固定爪等の手段により固定する。その結果リードフレ
ームの内部リード５１はヒータステージの真空吸引孔１
０ｔ−挾んだ所定の位置でヒータステージ７によって加
熱される。一方塔載予定されるチップ１はヒータステー
ジの真空吸引孔１０の上に直接運搬具（図示せず）Ｋよ
り位置決めして載置し、矢印の方向に真空吸引してチッ
プ１をヒータステージ７に固定する。真空吸引孔１０は
例えば４１１口のチップについて０．５〜１．５ ｆｆ
φ程度の孔とし５００ｆｉＨｇ程度以上の真空で吸引す
ればずれなくチップが固定でき、熱圧着法、サーモソニ
ック法或は超音波法例れのワイヤボンディング法であっ
ても支障なく行なうことができる。ボンディング後、チ
ップ１とリードフレームの固定番解除するが、解除した
状態では、リードフレームはボンディングワイヤでチッ
プをつり下げた状態となっている。この状態のリードフ
レームは、例えば低粘度のエポキシ樹脂の低圧トランス
ファ成形法、キャスティング法或はポツティング法によ
って第２Ｃ図のようにチップ１．内部リード５１及びボ
ンディングワイヤ８を固定することができる。
次に第二の実施例を第６Ａ〜３０図に示す。この実施例
で用いるリードフレームは、チップ１の周縁を取囲んだ
枠６２ｆ：有し、この枠は支持腕６６によってフレーム
（図示せず）に連結されている。
で用いるリードフレームは、チップ１の周縁を取囲んだ
枠６２ｆ：有し、この枠は支持腕６６によってフレーム
（図示せず）に連結されている。
この枠６２は、チップ１を第６Ａ図紙面上下及び左右方
向に位置を決めることができ、チップ１は第６Ｂ図紙面
上方向から枠６２間に装入することができるものである
。この機能によってチップ１をヒータステージ７の真空
吸引孔１０上に正確に位置決めをすることができる。こ
のリードフレームの位置決め用枠３２は樹脂封止にあた
り第３Ｃ図のようにチップを取囲んだ状態の′−！ま封
止用樹脂９に埋めこむことができる。
向に位置を決めることができ、チップ１は第６Ｂ図紙面
上方向から枠６２間に装入することができるものである
。この機能によってチップ１をヒータステージ７の真空
吸引孔１０上に正確に位置決めをすることができる。こ
のリードフレームの位置決め用枠３２は樹脂封止にあた
り第３Ｃ図のようにチップを取囲んだ状態の′−！ま封
止用樹脂９に埋めこむことができる。
さらに第三の実施例を第４Ａ〜４０図に示す。
この実施例で用いるリードフレームは、その上面にチッ
プ１を載置するとともに中央に穴４１をあけた穴付チッ
プ支持台４２ヲ有し、この支持台４２は支持腕４６によ
ってフレーム（図示せず）に連結されている。この奨施
例の穴付チップ支持台４２は、従来例第１Ｂ図のチップ
支持台２の場合と異なってチップ１が接着固着・合金固
着等の手段によって穴付チップ支持台４２に固着されて
おらず、ヒータブロック７の真空吸引口１０と穴付チッ
プ支持台４２０穴４１とが連通しているため、チップ１
を真空吸引して固定する作用をなす。このように穴付チ
ップ支持台４２ｔ−介してチップ１がヒータステージ７
に固定したときにも第−又は第２実施例のように直接固
定したときと同様にワイヤボンディングをすることがで
きる。そして樹脂封止工程において１．穴付チップ支持
台がチップ１を支持しチップ１が内部リード５２からつ
り下がった状態にならないので、取り扱い時や成形時の
変位がないという利点がある。
プ１を載置するとともに中央に穴４１をあけた穴付チッ
プ支持台４２ヲ有し、この支持台４２は支持腕４６によ
ってフレーム（図示せず）に連結されている。この奨施
例の穴付チップ支持台４２は、従来例第１Ｂ図のチップ
支持台２の場合と異なってチップ１が接着固着・合金固
着等の手段によって穴付チップ支持台４２に固着されて
おらず、ヒータブロック７の真空吸引口１０と穴付チッ
プ支持台４２０穴４１とが連通しているため、チップ１
を真空吸引して固定する作用をなす。このように穴付チ
ップ支持台４２ｔ−介してチップ１がヒータステージ７
に固定したときにも第−又は第２実施例のように直接固
定したときと同様にワイヤボンディングをすることがで
きる。そして樹脂封止工程において１．穴付チップ支持
台がチップ１を支持しチップ１が内部リード５２からつ
り下がった状態にならないので、取り扱い時や成形時の
変位がないという利点がある。
本発明によれば、半導体チップはワイヤボンディング用
ステージに真空吸引されてしっかりと固定された状態で
リードフレームとの間にワイヤボンディングをすること
ができるから、半導体チップはリードフレー今に接着固
着又は合金固着をしないですむ。その結果半導体チップ
が銅合金のように熱膨張係数の大きなリードフレ−ムと
組合せて樹脂封止されても熱膨張不整合によるチップク
ラックの発生管防止することができる。また固着工程を
必要としないので安価に半導体を製造することができる
。
ステージに真空吸引されてしっかりと固定された状態で
リードフレームとの間にワイヤボンディングをすること
ができるから、半導体チップはリードフレー今に接着固
着又は合金固着をしないですむ。その結果半導体チップ
が銅合金のように熱膨張係数の大きなリードフレ−ムと
組合せて樹脂封止されても熱膨張不整合によるチップク
ラックの発生管防止することができる。また固着工程を
必要としないので安価に半導体を製造することができる
。
第１Ａ〜１０図は従来例の半導体装置の製造工程図、ま
た第２Ａ〜２０図は本発明の第一実施例の、第６Ａ〜６
０図は同じく第二実施例の、そして第４Ａ〜４０図は同
じく第三実施例の製造工程図を示す。そのうち第１Ａ、
２Ａ、３Ａ、４Ａ図はチップとリードフレーム組立の平
面図、第１Ｂ、２Ｂ。 ３Ｂ、４Ｂ図はワイヤボンディング工程における断面図
、第１Ｃ，２Ｃ，３Ｃ，４Ｃ図は樹脂封止工程後の半導
体装置断面図である。 １・・・半導体チップ、５．５１．５２・・・リードフ
レームのリード、７・・・ワイヤボンディング用ステー
ジ（ヒータステージλ ８・・・ポジディングワイヤ、
９・・・封止樹脂、１０・・・真空吸引孔、４２・・・
穴付チップ支持台、４１・・・穴。 第１Ａ図 ５ 第１Ｂ図 第１Ｃ図 第２Ａ図 輌２Ｂ図 第２０図 第３Ａ図 第３Ｂ図 第３０図 第４Ａ図 第４Ｂ図 第４Ｃ図
た第２Ａ〜２０図は本発明の第一実施例の、第６Ａ〜６
０図は同じく第二実施例の、そして第４Ａ〜４０図は同
じく第三実施例の製造工程図を示す。そのうち第１Ａ、
２Ａ、３Ａ、４Ａ図はチップとリードフレーム組立の平
面図、第１Ｂ、２Ｂ。 ３Ｂ、４Ｂ図はワイヤボンディング工程における断面図
、第１Ｃ，２Ｃ，３Ｃ，４Ｃ図は樹脂封止工程後の半導
体装置断面図である。 １・・・半導体チップ、５．５１．５２・・・リードフ
レームのリード、７・・・ワイヤボンディング用ステー
ジ（ヒータステージλ ８・・・ポジディングワイヤ、
９・・・封止樹脂、１０・・・真空吸引孔、４２・・・
穴付チップ支持台、４１・・・穴。 第１Ａ図 ５ 第１Ｂ図 第１Ｃ図 第２Ａ図 輌２Ｂ図 第２０図 第３Ａ図 第３Ｂ図 第３０図 第４Ａ図 第４Ｂ図 第４Ｃ図
Claims (1)
- １ 半導体チップと該半導体チップがワイヤボンディン
グされたリードフレームとを樹脂封止した半導体装置を
製造するにあたり、ワイヤボンディング用ステージに設
けた真空吸引孔の上に、直接に又は該リードフレームの
穴付チップ支持台の穴を介して、該半導体チッフヲ真空
吸引して固定しつつワイヤボンディングを行なった後、
該半導体チップと該リードフレームとは固着していない
状態で樹脂封止することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025253A JPS58143539A (ja) | 1982-02-20 | 1982-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025253A JPS58143539A (ja) | 1982-02-20 | 1982-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58143539A true JPS58143539A (ja) | 1983-08-26 |
Family
ID=12160832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57025253A Pending JPS58143539A (ja) | 1982-02-20 | 1982-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143539A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5147821A (en) * | 1990-09-28 | 1992-09-15 | Motorola, Inc. | Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation |
-
1982
- 1982-02-20 JP JP57025253A patent/JPS58143539A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5147821A (en) * | 1990-09-28 | 1992-09-15 | Motorola, Inc. | Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US5789803A (en) | Semiconductor package | |
| CN100380614C (zh) | 部分构图的引线框架及其制造方法以及在半导体封装中的使用 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6777265B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2008160148A (ja) | 電子パッケージの形成方法 | |
| JPH1154552A (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| JPH1032307A (ja) | 半導体装置及びその製造方法 | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| JPS58143539A (ja) | 半導体装置の製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
| JPH08255803A (ja) | 半導体モジュール及びその製造方法 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPS59208769A (ja) | 半導体装置 | |
| JPH08181165A (ja) | 半導体集積回路 | |
| JP2002093828A (ja) | 半導体装置の製造方法 | |
| JPH1168015A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH05206321A (ja) | 半導体パッケージ | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JP2000012608A (ja) | 半導体装置の製造方法 | |
| JPH056951A (ja) | 半導体装置及びその製造方法 | |
| JPH0547835A (ja) | 半導体装置の実装構造 |