JPS58157A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58157A
JPS58157A JP56098557A JP9855781A JPS58157A JP S58157 A JPS58157 A JP S58157A JP 56098557 A JP56098557 A JP 56098557A JP 9855781 A JP9855781 A JP 9855781A JP S58157 A JPS58157 A JP S58157A
Authority
JP
Japan
Prior art keywords
fuse
wiring
molybdenum
semiconductor device
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56098557A
Other languages
English (en)
Other versions
JPH0328069B2 (ja
Inventor
Hajime Kamioka
上岡 元
Seiichiro Kawamura
河村 誠一郎
Yoshihiko Higa
比嘉 良彦
Takashi Mitsuida
高 三井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56098557A priority Critical patent/JPS58157A/ja
Publication of JPS58157A publication Critical patent/JPS58157A/ja
Publication of JPH0328069B2 publication Critical patent/JPH0328069B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明舎工、半導体装置*に**雰囲気まπは空気中に
露出しπ4:vプデンまkはタングステンの如き金属の
ヒユーズ配線に選択的に電#lを流して加熱し、当該配
線vII化、昇華さ破てブーグラミンダを行うプログラ
ム・可能な読出し専用記憶装置(関する。
従来技術において、Mol記憶装置の冗長ピットメ4り
選定等にも応用されてい魯ブーグラム可能な貌出し専用
記憶装置(PzO菖 )のプーダラ1ンダは、 多結晶
シリコン(ボ菅シψフン)ヒユーズ配線が多用され℃い
も、ところが、ボψシ曽コ/ヒエーズは@漸の遥穏でa
杭が着しく減少す4gめに、切断に必賛とさfL番電力
が大にならざるを得ない、しか4.どり11皮の電流を
#l(ばよいかが確定的でなく、再狐性が墨く、ま=ま
わりの部分が不要に、111熱sfL番、また。ボ曹シ
ψフン1ニーズのかかる切断はそれのIIIIKよって
なさtLるので、切断のときポシシψ1ン材料がまb 
4) K飛散して他の部品に付着し、銀線の原因になる
ばかりでな(着しく信頼性を損う。
本脅明の目的は従来技Ilにおいて経験さtLる前記の
欠点を解決するにあ雫、かか4目的を達成するについて
は、従来技術のjJIL−ズ方式におけるポリシリクン
に代えて41プデンtπはタングステンの如き金属材料
のヒユーズ配線を用意し、このヒユーズ配線をIl素1
1A−気または空気中にさらし、ヒユーズ配線に選択#
に電#lを流して加熱し。
そttt−昇華s−することによりプーダラミングtな
すP鼠OMWtIlな提供する。
以下、本発明の半導体装置の実施例を添付図画を参照し
て説明する。
本願の発明者は、従来リボサシリコンヒューズを用−・
心FROM リプ−グラ1ンダにおいて、ボリシψゴン
ーノ溶jllkK大なる電力vJl!する点を解決すべ
く実験を重ね1次の事実を確認した。すなわち、モリブ
デンは e嵩雰囲気中または空気中でそれ(電#lを流
すと発熱し、酸素と反応して麗・偽またはM・0.り如
き酸化物に変化して急激に昇華する。
ところで、モリブデン#l)昇華に必要な電力舎11セ
□プデンの膜厚が500λ、巾が2.5μ−の場合。
5011W (IOV、 5 mA ) * 1@ s
tl  のパルス電流で足りることが確gされg、この
電力はポリシリコンヒユーズの場合に要求される電力の
約半分である。
他方、モリブデンの抵抗は、それt−300℃の基板上
(S着しに直稜にお−・℃は約lXl0 0口である0
通常のモリブデンの使用(例えば配線)の場合には、熱
処履して抵抗vI X 10 ’ ΩclllI度にす
るのであるが1本発明においては、モリブデンの蒸着真
後にお−・ては抵抗が前述の如く大であるのでそれv8
用して4菅ゾデンを昇華させるのである。
添付したlI[は本発明にかかるP凰0蓋構威1) −
例が平面図で示され、同@Iにおいて、lは選択トラン
ジスタ、2.r、1.2#はアルミニウム配線で、21
  はは接地線である。ビット纏ま′r:はワード線で
あるアル1ニウ^配曽tとfとは斜線な付したモリブデ
ンにニーズ配線3で接続されている。
モリブデンとニーズ配線3は、スパッタW7ダまたは化
学気相成長(CYD )法で形成しうるが1本実施例の
場合は前述しに如く蒸着によって形成した 。
モリブデンヒユーズ配線は3oo〜soo hの膜厚に
、まに図示の巾Wは21#鋤、兼さLは1071鵬に。
−・いかえると、抵抗をもた(ゐためKm<、薄くかつ
長く形成LKII ここで、モψプデンヒ具−ズ配!13に前記した50 
mW g) 、<ルス電*I 1・sitで選択的に流
したところ、モリブデンが加熱されると熱抵抗が増加し
、また昇華が始まるとその膜厚が薄くなり、抵抗が増大
し、それの切断が加速的に早められることが観察され友
、その結果、ポリシリフンヒユーズの場合に比べ約1/
2の電力で足りるのである。
モリブデンヒユーズ配線3が昇華することによってアル
ミニウム配線τと1とり間の接続が切断されて図示のF
ROM のプルグラミングがなされる。
モリブデンは完全に昇華するから、切断されたところと
そのまわりは艙と同じくきれいに保にれ。
ポリシリコンヒユーズの溶融切断のときに見られる切断
材料の飛散による短絡の危険と信頼性の低下の如き問題
は発生することがない。
図示の実施例の場合には、プルグラミングが上述の如く
終了しに後に電気特性などを点検し、しかる後(保護膜
を被着する。既に保護膜が被着されて−・たときには、
切断場所すなわち昇華せしめられるべきそリプデフヒユ
ーズ配線が存在するところを空気にさらすために保mM
の窓開きをなし。
前記した操作を終えた後に1例えば保護膜を溶融して1
11&ふさぐ。
かくして1本発明の半導体装置においては、モリブデン
のLユーズ配線に選択的に電aを流し。
モリブデンの自己発熱による酸化と昇華によってモリブ
デンヒユーズ配線を切断することによりPIOM y)
プルグラミングをなすのであり、従来りポリシリコンヒ
ユーズ方式に比べ、消費電力は約半分に節減されること
から周辺回路素子の電流容量等に対する要求が緩和され
て畳込み不jLも減少し、更には、モリブデンは昇華し
て消滅するから。
モリブデンしニーズ配膳の切断場所とそのまわりにモリ
ブデン材料が飛散って、 *taを低下し短絡の危険を
招来するというようなことがな(・、かくして、本発明
にかかる半導体装置においては、そ−〕信頼性が高めら
tLるだけでなく、それの製造における歩if IJが
改善さtL番41F)である。
なお、以上の本J[の説明(おいてはモリブデンを例に
とりgが1本発明の適用範囲は本漬の初めの部分に述べ
た如くその場合に限定される−のでなく、タングステン
の如きその他の金属材料な用(・る場合(−適用あるも
のである。
【図面の簡単な説明】
添付1) wJiiiは本発明の一夷1例の平面図であ
る。 l・−・選択トランジスタ、 2 、 r 、 r 、 r=−フルz !?Affi
M。 3・・・モリブデンヒユーズ配線 特許出原人 富士通株式金社 代理人弁理士 雛岡宏四部

Claims (1)

  1. 【特許請求の範囲】 ビン)−まkはワード纏である配−関のヒユーズ配線の
    切断によりプログラム可能な記憶装置にお(・て、該ヒ
    ユーズ配線はセリプデンま=はタングステンの如き金属
    材料で形威し、鋏配線を酸素雰囲気または空気にさもし
    、該配線に選択的に電fILを流し腋配Is&自己発熱
    で加電し、酸化し昇華させ【切断しプーダラ1ングをな
    しgことを特徴とする半導体装置争
JP56098557A 1981-06-25 1981-06-25 半導体装置 Granted JPS58157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56098557A JPS58157A (ja) 1981-06-25 1981-06-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56098557A JPS58157A (ja) 1981-06-25 1981-06-25 半導体装置

Publications (2)

Publication Number Publication Date
JPS58157A true JPS58157A (ja) 1983-01-05
JPH0328069B2 JPH0328069B2 (ja) 1991-04-17

Family

ID=14222986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56098557A Granted JPS58157A (ja) 1981-06-25 1981-06-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS58157A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160268A (ja) * 1986-12-05 1988-07-04 テキサス インスツルメンツ インコーポレイテツド 金属ヒューズリンクを用いた書込み可能なmosメモリ及びその製造方法
US4826785A (en) * 1987-01-27 1989-05-02 Inmos Corporation Metallic fuse with optically absorptive layer
US4875971A (en) * 1987-04-05 1989-10-24 Elron Electronic Industries, Ltd. Fabrication of customized integrated circuits
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
JP2012178587A (ja) * 2005-08-31 2012-09-13 Internatl Business Mach Corp <Ibm> ランダム・アクセス電気的プログラム可能なeヒューズrom

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57139958A (en) * 1981-02-23 1982-08-30 Seiko Instr & Electronics Ltd Fuse type non-volatile memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57139958A (en) * 1981-02-23 1982-08-30 Seiko Instr & Electronics Ltd Fuse type non-volatile memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
JPS63160268A (ja) * 1986-12-05 1988-07-04 テキサス インスツルメンツ インコーポレイテツド 金属ヒューズリンクを用いた書込み可能なmosメモリ及びその製造方法
US4826785A (en) * 1987-01-27 1989-05-02 Inmos Corporation Metallic fuse with optically absorptive layer
US4875971A (en) * 1987-04-05 1989-10-24 Elron Electronic Industries, Ltd. Fabrication of customized integrated circuits
JP2012178587A (ja) * 2005-08-31 2012-09-13 Internatl Business Mach Corp <Ibm> ランダム・アクセス電気的プログラム可能なeヒューズrom

Also Published As

Publication number Publication date
JPH0328069B2 (ja) 1991-04-17

Similar Documents

Publication Publication Date Title
US3106489A (en) Semiconductor device fabrication
EP0327535B1 (en) Thin film platinum resistance thermometer with high temperature diffusion barrier
JPS58169940A (ja) 半導体装置の製造方法
JPS63160268A (ja) 金属ヒューズリンクを用いた書込み可能なmosメモリ及びその製造方法
JPS61142739A (ja) 半導体装置の製造方法
WO1990003650A1 (en) Metallization systems for heater/sensor elements
US4459321A (en) Process for applying closely overlapped mutually protective barrier films
JPS58157A (ja) 半導体装置
US4916397A (en) Semiconductor device with bonding pad
JPS62113421A (ja) 半導体装置の製造方法
JPS5892252A (ja) 半導体装置の製造方法
JPH0332229B2 (ja)
JPS6030110B2 (ja) 半導体装置およびその製造方法
JPH0472764A (ja) 半導体装置の裏面電極
JPS57167669A (en) Capacitor and manufacture thereof
JPH0335524A (ja) 半導体装置
JPS59150430A (ja) 半導体デバイス
JPS59131B2 (ja) 半導体装置
JPS59188120A (ja) 薄膜形成方法
JPS6221283A (ja) 超伝導集積回路
JPH07283369A (ja) 薄膜抵抗及びその製造方法
JPH0463148B2 (ja)
JPS60186038A (ja) 半導体装置
JP2790825B2 (ja) 熱式空気流量計の発熱抵抗体製造方法およびその発熱抵抗体
JPH0652781B2 (ja) 電気的書込み可能な読出し専用メモリ素子の製造方法