JPS58159367A - Ｍｏｓ容量装置 - Google Patents
Ｍｏｓ容量装置Info
- Publication number
- JPS58159367A JPS58159367A JP57043434A JP4343482A JPS58159367A JP S58159367 A JPS58159367 A JP S58159367A JP 57043434 A JP57043434 A JP 57043434A JP 4343482 A JP4343482 A JP 4343482A JP S58159367 A JPS58159367 A JP S58159367A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- complementary
- circuit
- capacitor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８容量装置に関し、とくに、相補型ＭＯ８
装置と水晶振動子とを組合せた、いわゆる相補型ＭＯ５
水晶発振器の安定化に有用なＭＯ５容量装置を提供する
ものである。
装置と水晶振動子とを組合せた、いわゆる相補型ＭＯ５
水晶発振器の安定化に有用なＭＯ５容量装置を提供する
ものである。
一般に１．アナログまたはデジタル電子時計において、
相補型ＭＯ８水晶発振器は周波数安定度が非常に良好で
、かつ低電圧、低消費電流特性を有する為、多く利用さ
れるようになった。このような電子時計において電源電
圧の変動に対する周波数安定度は最も重要な要素である
。この電源電圧に依る周波数の変動を支配するのが水晶
発振回路部である。
相補型ＭＯ８水晶発振器は周波数安定度が非常に良好で
、かつ低電圧、低消費電流特性を有する為、多く利用さ
れるようになった。このような電子時計において電源電
圧の変動に対する周波数安定度は最も重要な要素である
。この電源電圧に依る周波数の変動を支配するのが水晶
発振回路部である。
先ず、水晶発振器の回路構成について説明する。
通常の相補型ＭＯ８水晶発振回路の構成例を第１図に示
す。第１図においてムは相補型ＭＯ８）ランジスタで構
成される反転増幅器、ｋ増幅器と共振回路との間の緩衝
抵抗、ｒｔａｌは水晶振動子である。■及びＧｇは水晶
振動子の共振容量である。
す。第１図においてムは相補型ＭＯ８）ランジスタで構
成される反転増幅器、ｋ増幅器と共振回路との間の緩衝
抵抗、ｒｔａｌは水晶振動子である。■及びＧｇは水晶
振動子の共振容量である。
次に、前記反転増幅器ムの内部結線図を第２図に示す。
Ｒｆは直流バイアス用の抵抗性素子で、発振回路の利得
や正相に影響を与えないようにする為に、通常１０ＭΩ
以上の値に選ばれる。Ｔ１及びＴ２は互いに相補型をな
すＰチャネル型及びＮチャネル型ＭＯ５）７ンジスタで
、それぞれのソースは電源ＶＤＤ、 Ｖａａに接続され
、実用回路では、通常電源電圧がＶＤＤ−Ｖａａ間に１
．６ｖ印加されると水晶振動子の固有振動周波数に応じ
て発振を行なう。
や正相に影響を与えないようにする為に、通常１０ＭΩ
以上の値に選ばれる。Ｔ１及びＴ２は互いに相補型をな
すＰチャネル型及びＮチャネル型ＭＯ５）７ンジスタで
、それぞれのソースは電源ＶＤＤ、 Ｖａａに接続され
、実用回路では、通常電源電圧がＶＤＤ−Ｖａａ間に１
．６ｖ印加されると水晶振動子の固有振動周波数に応じ
て発振を行なう。
第３図に従来電子時計に使用されている前記第１図示水
晶発振器の反転増幅器ムの入力側に接続されたＭＯ８容
量Ｃｇのマスクレイアウトの平面図で示す。また、第４
図は同装置のムーム′断面概要図である。このようなＭ
Ｏ８容量素子は下記のようにして相補型ＭＯ８）ランジ
スタ集積回路と一体形成される。ただし、相補型ＭＯ８
）ランジスタの構成部分の詳しい説明は省略する。第３
図。
晶発振器の反転増幅器ムの入力側に接続されたＭＯ８容
量Ｃｇのマスクレイアウトの平面図で示す。また、第４
図は同装置のムーム′断面概要図である。このようなＭ
Ｏ８容量素子は下記のようにして相補型ＭＯ８）ランジ
スタ集積回路と一体形成される。ただし、相補型ＭＯ８
）ランジスタの構成部分の詳しい説明は省略する。第３
図。
第４図に示すようにＮ型シリコン（比抵抗１〜１０Ω・
ｃＩｎ）基板１上にＰウェルマスク合わせをおこないボ
ロンイオンを加速電圧数十ｋｅＶで注入し、アニール・
ドライブイン酸化をおこない、拡散深さを数μｍに制御
したｆ拡散層２および保護酸化膜３を形成する。その後
、ＭＯＳトランジスタチャネル形成用マスクと一体形成
のマスクで前記ｆ拡散層２上の前記保護酸化膜３をエツ
チングし、同所にＭＯ８）う／ジスタ用ゲート酸化膜と
同じ組成物の誘電体層４を形成する。通常、ゲート酸化
膜の厚さは約１２００ムであり、前記誘電体層４も同じ
厚みである。次に、ＭＯ−８）ランジスタのゲート電極
および第一層配線を形成する為の多結晶シリコンマスク
合わせ工程をおこない、約６０００の後Ｐ＋拡散領域６
形成のだめの窓開は用マスクによって、前記保護酸化膜
３を窓開けし、ボロンを加速電圧数十ＫｅＶで注入し、
ついで、全面に酸化膜７を堆積し、さらに、コンタクト
窓開は用マスクでコンタクト電極領域８を作り、このコ
ンタクトＬｌｉ極領域８および前記？拡散領域６にまた
がる第２１−配線を形成するアルミニウム用マスクなら
びに前記第１層配線の多結晶シリコン膜６へのコンタク
ト用マスクでそれぞれの所定窓開けの後、同所にアルミ
ニウム膜９（，９−ｂを蒸着して電極を形成する。なお
、前記Ｐ１拡散領域６および前記コンタクト電極領域８
は相補型ＭＯ＋３ トランジスタのソースおよびドレイ
ン各領域の形成工程で同時に送り込まれる。また、１０
はコンタクト部分を示す。
ｃＩｎ）基板１上にＰウェルマスク合わせをおこないボ
ロンイオンを加速電圧数十ｋｅＶで注入し、アニール・
ドライブイン酸化をおこない、拡散深さを数μｍに制御
したｆ拡散層２および保護酸化膜３を形成する。その後
、ＭＯＳトランジスタチャネル形成用マスクと一体形成
のマスクで前記ｆ拡散層２上の前記保護酸化膜３をエツ
チングし、同所にＭＯ８）う／ジスタ用ゲート酸化膜と
同じ組成物の誘電体層４を形成する。通常、ゲート酸化
膜の厚さは約１２００ムであり、前記誘電体層４も同じ
厚みである。次に、ＭＯ−８）ランジスタのゲート電極
および第一層配線を形成する為の多結晶シリコンマスク
合わせ工程をおこない、約６０００の後Ｐ＋拡散領域６
形成のだめの窓開は用マスクによって、前記保護酸化膜
３を窓開けし、ボロンを加速電圧数十ＫｅＶで注入し、
ついで、全面に酸化膜７を堆積し、さらに、コンタクト
窓開は用マスクでコンタクト電極領域８を作り、このコ
ンタクトＬｌｉ極領域８および前記？拡散領域６にまた
がる第２１−配線を形成するアルミニウム用マスクなら
びに前記第１層配線の多結晶シリコン膜６へのコンタク
ト用マスクでそれぞれの所定窓開けの後、同所にアルミ
ニウム膜９（，９−ｂを蒸着して電極を形成する。なお
、前記Ｐ１拡散領域６および前記コンタクト電極領域８
は相補型ＭＯ＋３ トランジスタのソースおよびドレイ
ン各領域の形成工程で同時に送り込まれる。また、１０
はコンタクト部分を示す。
第３図および第４図で示すＭＯ８容量素子の等価回路を
示すと第６図のようになる。第５図において、一方の前
記アルミニウム膜電極９−４は電源の高電位端子であり
、他方の前記！ルミニウム膜電極９−ｂはＭＯ８容量の
他方の電極端子である。
示すと第６図のようになる。第５図において、一方の前
記アルミニウム膜電極９−４は電源の高電位端子であり
、他方の前記！ルミニウム膜電極９−ｂはＭＯ８容量の
他方の電極端子である。
またＤ＋、 ０２． Ｏｓ・・・・・・Ｃｉ及びＰ＋、
Ｒ２，Ｒｓ・叩・亀はそれぞれ、前記ｆ拡散層２およ
び前記多結晶シリコン膜６間に分布する容量および内部
抵抗である。
Ｒ２，Ｒｓ・叩・亀はそれぞれ、前記ｆ拡散層２およ
び前記多結晶シリコン膜６間に分布する容量および内部
抵抗である。
第５図の等価回路は分布定数として抵抗Ｒ４ｌ容槍Ｃｉ
のＲｅ分布定数回路とみなされる。さらに第６図を集中
定数モデルに簡単化すると第６図のようになる。第６図
において、ＲおよびＣは第６図のＲ１，Ｒ２・・・・・
・■および０１．０２．・川・・Ｃ１との関係で次式の
ようにあられされる。
のＲｅ分布定数回路とみなされる。さらに第６図を集中
定数モデルに簡単化すると第６図のようになる。第６図
において、ＲおよびＣは第６図のＲ１，Ｒ２・・・・・
・■および０１．０２．・川・・Ｃ１との関係で次式の
ようにあられされる。
１＝１
一ト記構成のＭＯ８容量ａｇ、すなわち多結晶シリコン
膜６により形成された電極と拡散層２とにより形成され
たＭＯ８型容量にあって、前記多結晶シリコン膜６直下
の拡散層２と拡散層２の電位取り出し口９−ＩＬとの間
で形成される抵抗Ｒと前記ＭＯ８容量装置の容量Ｃとの
積で構成される時定数が内部抵抗成分の為に大きくなる
。このため、この時定数が発振回路の周期よりも長くな
ることがあり、水晶振動子の基準発振に追従しなくなる
。
膜６により形成された電極と拡散層２とにより形成され
たＭＯ８型容量にあって、前記多結晶シリコン膜６直下
の拡散層２と拡散層２の電位取り出し口９−ＩＬとの間
で形成される抵抗Ｒと前記ＭＯ８容量装置の容量Ｃとの
積で構成される時定数が内部抵抗成分の為に大きくなる
。このため、この時定数が発振回路の周期よりも長くな
ることがあり、水晶振動子の基準発振に追従しなくなる
。
従って、発振動作が不安定になり、後段に接続されるカ
ウンタが誤分周を行ない、水晶発振回路として不安定な
特性となる欠点があった。なお、第１図示の回路構成で
、反転増幅器ムの出力側に接続される容量ωをＭＯ８容
量装置で形成する場合にも同様のことが言える。
ウンタが誤分周を行ない、水晶発振回路として不安定な
特性となる欠点があった。なお、第１図示の回路構成で
、反転増幅器ムの出力側に接続される容量ωをＭＯ８容
量装置で形成する場合にも同様のことが言える。
本発明は相補型ＭＯ８水晶発振回路の入力側ないしは出
力側に接続されたＭＯ８容量ｃｇないしは艶とが、その
構造上必然的にもつ内部抵抗Ｒ（すなわち、前記ｆ拡散
層２の抵抗）によって決まる時定数の大きさで水晶発振
器が特定の基準発振をしなくなる為に起こる欠点、すな
わち、後段に接続されたカウンタが誤分周する欠点を除
去しようとするもので、前記ＭＯ８Ｏ８容量−しは（に
付随する内部抵抗成分を小さクシ、前記容量素子で決ま
る時定数を小さくシ、水晶振動子の基準周波数に確実に
追従させることのできるＭＯ８容量装置を提供するもの
である。
力側に接続されたＭＯ８容量ｃｇないしは艶とが、その
構造上必然的にもつ内部抵抗Ｒ（すなわち、前記ｆ拡散
層２の抵抗）によって決まる時定数の大きさで水晶発振
器が特定の基準発振をしなくなる為に起こる欠点、すな
わち、後段に接続されたカウンタが誤分周する欠点を除
去しようとするもので、前記ＭＯ８Ｏ８容量−しは（に
付随する内部抵抗成分を小さクシ、前記容量素子で決ま
る時定数を小さくシ、水晶振動子の基準周波数に確実に
追従させることのできるＭＯ８容量装置を提供するもの
である。
以下、本発明の構成について説明する。本発明のＭＯ８
容量装置は第７図の構成で示される。第８図は第７図に
おけるＢ −Ｂ’の断面概要図である。１第７図、第８
図において、第３図、第４図と同一番号は同一部分を示
し、ＭＯ８容量の電極ｇ−ａ１゜９−ｂ′は櫛形に形成
されている。従って、ｆ拡散層２のコンタクとｆ拡散領
域６′はＰ−拡散層２中に多数形成される構造となる。
容量装置は第７図の構成で示される。第８図は第７図に
おけるＢ −Ｂ’の断面概要図である。１第７図、第８
図において、第３図、第４図と同一番号は同一部分を示
し、ＭＯ８容量の電極ｇ−ａ１゜９−ｂ′は櫛形に形成
されている。従って、ｆ拡散層２のコンタクとｆ拡散領
域６′はＰ−拡散層２中に多数形成される構造となる。
第９図は第８図の構造のＭＯ８容量装置を抵抗司と容址
句のＲＣ分布定数回路として表わしたものであり、従来
例との大きな差異は第９図にみられる等簡約配線要素１
１によって、内部抵抗要素Ｒ＋、 Ｒ２・・・・・・阻
が外部端子側からみて並列化されるようになしだ点にあ
る。
句のＲＣ分布定数回路として表わしたものであり、従来
例との大きな差異は第９図にみられる等簡約配線要素１
１によって、内部抵抗要素Ｒ＋、 Ｒ２・・・・・・阻
が外部端子側からみて並列化されるようになしだ点にあ
る。
さらに第９図を集中定数モデルに簡単化すると第１０図
のようになる。ただし、本発明のＭＯ８容量装置の製造
方法は前記従来例ＭＯ８容量の製造工程を何ら変更する
必要のないものである。
のようになる。ただし、本発明のＭＯ８容量装置の製造
方法は前記従来例ＭＯ８容量の製造工程を何ら変更する
必要のないものである。
第７図および第８図に示すＭＯ８容量装置の構造ではｆ
拡散層２内に設ける？拡散領域６′を細長い平面形状で
分布させ、これらを第２層配線のアルミニウム膜９−ａ
′で電極結合している。このように、ＭＯ８容量装置の
一方の接触電極体を櫛形にしている為、電源の高電位端
子９−ａ′につながる前記Ｐ−拡散層２の実効的距離が
減少している。その為、Ｆ配列部端子９−＆’と前記Ｐ
−拡散層２間の内部抵抗が小さくなる。すなわち、内蔵
ＭＯ８容量を第８図のような構成にすることによって、
前記電源の高電位端子リーａとｆ拡散層２との間の内部
抵抗が同Ｐ−拡散層２内で等電位結合され、あたかも、
第９図示の配線要素１１で結合されたようになって、実
効的に各分布抵抗を並列化することによってその等筒内
部抵抗が減少する。しだがって、時定数は従来の構成に
よるＭＯ８容量より小さくなり、高周波用水晶振動子の
相補型ＭＯ３の発振回路の動作に十分追従する。なお、
多結晶シリコン膜６およびその直下の誘電体層４′も、
前記高電位端子ｃｄ −＆ と並行してその櫛型電極
体間にス互に絡ませて配置して、その外部端子ｄ−ｂは
櫛型対称に形成される。
拡散層２内に設ける？拡散領域６′を細長い平面形状で
分布させ、これらを第２層配線のアルミニウム膜９−ａ
′で電極結合している。このように、ＭＯ８容量装置の
一方の接触電極体を櫛形にしている為、電源の高電位端
子９−ａ′につながる前記Ｐ−拡散層２の実効的距離が
減少している。その為、Ｆ配列部端子９−＆’と前記Ｐ
−拡散層２間の内部抵抗が小さくなる。すなわち、内蔵
ＭＯ８容量を第８図のような構成にすることによって、
前記電源の高電位端子リーａとｆ拡散層２との間の内部
抵抗が同Ｐ−拡散層２内で等電位結合され、あたかも、
第９図示の配線要素１１で結合されたようになって、実
効的に各分布抵抗を並列化することによってその等筒内
部抵抗が減少する。しだがって、時定数は従来の構成に
よるＭＯ８容量より小さくなり、高周波用水晶振動子の
相補型ＭＯ３の発振回路の動作に十分追従する。なお、
多結晶シリコン膜６およびその直下の誘電体層４′も、
前記高電位端子ｃｄ −＆ と並行してその櫛型電極
体間にス互に絡ませて配置して、その外部端子ｄ−ｂは
櫛型対称に形成される。
従って、かかる構成のＭＯ８容量装置を用いた相補型Ｍ
Ｏ８水晶発振回路では、その後段に接続されたカウンタ
が誤分周するという不都合はなく、時計用ＩＣに応用し
て、その時刻の正確さを期することができる。
Ｏ８水晶発振回路では、その後段に接続されたカウンタ
が誤分周するという不都合はなく、時計用ＩＣに応用し
て、その時刻の正確さを期することができる。
なお、本発明のＭＯ８容量装置は前述の実施例のプロセ
スはＰウェル型ＣＭＯ５で説明しているが、Ｎウェル型
０ＭＯ８でも全く同じである。そしてモノリシックＩＣ
に内蔵することによって時計組立の作業工数が減り、ト
リミング用の容量のみ外付けすればよいだけである。
スはＰウェル型ＣＭＯ５で説明しているが、Ｎウェル型
０ＭＯ８でも全く同じである。そしてモノリシックＩＣ
に内蔵することによって時計組立の作業工数が減り、ト
リミング用の容量のみ外付けすればよいだけである。
以上の如く、本発明は簡単な構成によりＭＯ８容量の内
部抵抗を減少させることが可能なＭＯ８容量装置を提供
出来るので、その工業的価値は大である。
部抵抗を減少させることが可能なＭＯ８容量装置を提供
出来るので、その工業的価値は大である。
第１図は通常の相補型ＭＯ８水晶発振器の回路構成図、
第２図は第１図発振回路中の相補型ＭＯ８反転反転器の
回路図、第３Ｎおよび第４図は従来の相補型ＭＯ＋３容
量の概要平面図およびそのムームｌ断面図、第６図は等
価的分布定数回路図、第６図は等価的集中定数回路図、
第７図及び第８図は本発明のＭＯ８容量の概要平面図お
よびそのＢ−Ｂｒ断面図、第９図は同装置の等価的分布
定数回路図、第１０図は同装置の等価的集中定数回路図
をそれぞれ示す。 １・・・・・・１型シリコン基板、２・・・・・・Ｐ−
拡散層、３・・・・・保護酸化膜、４・・・・・・誘電
体層、５・・・・・・多結晶ンリコン膜、ｄ・・・・・
・？拡散領域、７・・・・・・酸化シリコン膜、８・・
・・・・コンタクト電極領域、９−ａ’ 、 ｅ−ｂ’
・・・・・・アルミニウム膜電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ４ｍ ２７ 第５図 第６図 第７図 第８図
第２図は第１図発振回路中の相補型ＭＯ８反転反転器の
回路図、第３Ｎおよび第４図は従来の相補型ＭＯ＋３容
量の概要平面図およびそのムームｌ断面図、第６図は等
価的分布定数回路図、第６図は等価的集中定数回路図、
第７図及び第８図は本発明のＭＯ８容量の概要平面図お
よびそのＢ−Ｂｒ断面図、第９図は同装置の等価的分布
定数回路図、第１０図は同装置の等価的集中定数回路図
をそれぞれ示す。 １・・・・・・１型シリコン基板、２・・・・・・Ｐ−
拡散層、３・・・・・保護酸化膜、４・・・・・・誘電
体層、５・・・・・・多結晶ンリコン膜、ｄ・・・・・
・？拡散領域、７・・・・・・酸化シリコン膜、８・・
・・・・コンタクト電極領域、９−ａ’ 、 ｅ−ｂ’
・・・・・・アルミニウム膜電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ４ｍ ２７ 第５図 第６図 第７図 第８図
Claims (1)
- 半導体基板の所定拡散領域を一方の電極とし、前記拡散
領域上に誘電体層を介して多結晶シリコン膜を設けて他
方の電極となす容鎗装置で、前記拡散領域への接触電極
体および前記多結晶シリコン膜電極とを交互に配してそ
れぞれ櫛形に形成したことを特徴とするＭＯ８容量装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043434A JPS58159367A (ja) | 1982-03-17 | 1982-03-17 | Ｍｏｓ容量装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043434A JPS58159367A (ja) | 1982-03-17 | 1982-03-17 | Ｍｏｓ容量装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58159367A true JPS58159367A (ja) | 1983-09-21 |
Family
ID=12663585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57043434A Pending JPS58159367A (ja) | 1982-03-17 | 1982-03-17 | Ｍｏｓ容量装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159367A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133354A (ja) * | 1987-11-19 | 1989-05-25 | Sanyo Electric Co Ltd | 半導体集積回路及びその製造方法 |
| JPH02228063A (ja) * | 1989-01-06 | 1990-09-11 | Ncr Corp | 高周波集積回路チヤンネル・キヤパシタ |
| JPH04177762A (ja) * | 1990-11-09 | 1992-06-24 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| EP0822601A1 (en) * | 1996-07-30 | 1998-02-04 | STMicroelectronics S.r.l. | MOS capacitor with wide voltage and frequency operating ranges |
| US6340832B2 (en) | 2000-03-28 | 2002-01-22 | Nec Corporation | MIM capacitor having reduced capacitance error and phase rotation |
| US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| US7215003B2 (en) | 2000-11-17 | 2007-05-08 | Rohm Co., Ltd. | Driver for driving a load using a charge pump circuit |
| JP2007250705A (ja) * | 2006-03-15 | 2007-09-27 | Nec Electronics Corp | 半導体集積回路装置及びダミーパターンの配置方法 |
| CN112331653A (zh) * | 2020-10-29 | 2021-02-05 | 长江存储科技有限责任公司 | 半导体器件、三维存储器及半导体器件制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558561A (en) * | 1978-10-25 | 1980-05-01 | Hitachi Ltd | Semiconductor capacitance element |
-
1982
- 1982-03-17 JP JP57043434A patent/JPS58159367A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558561A (en) * | 1978-10-25 | 1980-05-01 | Hitachi Ltd | Semiconductor capacitance element |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133354A (ja) * | 1987-11-19 | 1989-05-25 | Sanyo Electric Co Ltd | 半導体集積回路及びその製造方法 |
| JPH02228063A (ja) * | 1989-01-06 | 1990-09-11 | Ncr Corp | 高周波集積回路チヤンネル・キヤパシタ |
| JPH04177762A (ja) * | 1990-11-09 | 1992-06-24 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| EP0822601A1 (en) * | 1996-07-30 | 1998-02-04 | STMicroelectronics S.r.l. | MOS capacitor with wide voltage and frequency operating ranges |
| US6590247B2 (en) | 1996-07-30 | 2003-07-08 | Sgs-Thomson Microelectronics S.R.L. | MOS capacitor with wide voltage and frequency operating ranges |
| US6340832B2 (en) | 2000-03-28 | 2002-01-22 | Nec Corporation | MIM capacitor having reduced capacitance error and phase rotation |
| US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US7436015B2 (en) | 2000-11-17 | 2008-10-14 | Rohm Co., Ltd | Driver for driving a load using a charge pump circuit |
| US7215003B2 (en) | 2000-11-17 | 2007-05-08 | Rohm Co., Ltd. | Driver for driving a load using a charge pump circuit |
| US8441054B2 (en) | 2000-11-17 | 2013-05-14 | Rohm Co., Ltd. | Driver for driving a load using a charge pump circuit |
| US9017427B1 (en) | 2001-01-18 | 2015-04-28 | Marvell International Ltd. | Method of creating capacitor structure in a semiconductor device |
| US7116544B1 (en) | 2004-06-16 | 2006-10-03 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| US7578858B1 (en) | 2004-06-16 | 2009-08-25 | Marvell International Ltd. | Making capacitor structure in a semiconductor device |
| US7988744B1 (en) | 2004-06-16 | 2011-08-02 | Marvell International Ltd. | Method of producing capacitor structure in a semiconductor device |
| US8537524B1 (en) | 2004-06-16 | 2013-09-17 | Marvell International Ltd. | Capacitor structure in a semiconductor device |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| JP2007250705A (ja) * | 2006-03-15 | 2007-09-27 | Nec Electronics Corp | 半導体集積回路装置及びダミーパターンの配置方法 |
| CN112331653A (zh) * | 2020-10-29 | 2021-02-05 | 长江存储科技有限责任公司 | 半导体器件、三维存储器及半导体器件制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58159367A (ja) | Ｍｏｓ容量装置 | |
| JPH06244385A (ja) | スタティック型半導体記憶装置 | |
| JPH0152906B2 (ja) | ||
| JPH05206801A (ja) | 遅延回路 | |
| US3792377A (en) | Temperature compensated quartz oscillator circuit | |
| JPH09321232A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6236395B2 (ja) | ||
| JPS63217820A (ja) | Ｃｍｏｓ遅延回路 | |
| JP2714943B2 (ja) | 半導体集積装置の製造方法 | |
| JPH06103741B2 (ja) | 半導体記憶装置 | |
| Ruegg et al. | Bipolar micropower circuits for crystal-controlled timepieces | |
| JPH0575036A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2535802B2 (ja) | 発振回路 | |
| JP3551090B2 (ja) | 演算増幅器 | |
| JPS5892272A (ja) | 負帰還型ＧａＡｓマイクロ波モノリシツク増幅回路装置 | |
| JPH0936306A (ja) | 半導体集積回路 | |
| JPH01114071A (ja) | 半導体記憶装置 | |
| JPH0582803A (ja) | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ | |
| JPS6034847B2 (ja) | 水晶発振回路 | |
| JPH02307267A (ja) | ゲートアレイ内蔵発振回路 | |
| JPS611103A (ja) | 半導体装置 | |
| JPH0582802A (ja) | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ | |
| JPH05206731A (ja) | Ｃｒ発振回路 | |
| JP2003008351A (ja) | 発振回路 | |
| JPH09321149A (ja) | 入出力保護回路を有する半導体装置 |