JPS58169939A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は半導体装置の製造方法ｐｃかかわり、特に２層
以トの導電性膜を形成する際に下層の導電性膜と電気的
に絶縁分離するために形成する絶縁性膜の表面を平担に
して上層の導電性膜を形ｂｉすゐ技術に関する。

；従来技術とその問題点Ｊ 半導体装置の高密度，高集積化にと吃ない各素子を電気
的に接続する配線も多層で形成して高集積化をはかる事
が必要と々つてきた。また信号の伝達を高速化するため
ＶＣは配線材料の低抵抗化が必要である。しかしながら
、上記配線Ｖこ用いる低抵抗材料、代表的には金属材料
を凹凸のある表面ＶＣ形成するｖｃ　＃ｉ次のような問
題がある６まず上記凹凸のある表面に形成した配線材料
はＬ配設差部で平担部に比べて薄くなり配線抵抗が−Ｆ
がったり配線が切れたりして配線の信頼性が著しく低下
する。

次に、配線を通常のリングラフイー技術を用いて加工す
る場合、表面に凹凸があると、リソグラフィ一種変が低
下して配線の微細加工が出来ない。

そこで、Ｅ配転線材料を加工する場合４・Ｃは下地とな
る絶縁膜の表面は彦だらか々平面にする事が好ましい。

従来このような平担化技術とＩ７ては、次のような技術
が用いられてきた。

第１１Δｆａ）に示すように半導体基体１Ｆに第１の導
電性膜２が形成されている。そのトに絶縁膜３と高温処
理で溶融する膜１代表的にはＰＳＧ′ｍ又はＢＰＳＧｌ
ｌｌ［４を堆積する。次に（ｂ）図に示すように高温処
理代表的には１０００°０．３０分を術うと溶融性膜４
は溶融１〜、流動性膜となるため表面の段差がなだらか
になる。その後、（Ｃ）図に示すようになだらかな表面
に第２の導電性膜５を形成するものである。

【７か１２、この方法では高温処理を必要とするため第
１の導電性膜２と［７て、Ａｅや一部のシリサイド化合
物等の低融点配線材料が使えないという問題があった。

またこのような、高温処理は半導体装酋の能動素子のべ
気的な特性の劣化も導びくため好まし、〈ない。

そこで次のような、室温で流動性の膜を塗布して平担化
する方法がある。即ち＃Ｌ２図ｔａｌに示すように半導
体基体１０の上に第１の導電性ｐＡ１２が形成されてお
りその上に絶縁膜１２が堆積されている。さらに、流動
性膜代表的には高分子膜１３を塗布すると表面はなだら
かか平担となる。

次にｌｂ１図に示すように高分子膜１３と絶縁膜１２が
同じエツチング速度のエツチング条件で高分子膜１３と
絶縁膜の少なくとも一部をエツチングする。

この場合エツチングとしては異方性のドライエツチング
技術を用いる事が、なだらかな表面を得るために好まし
い。次にｔｃ１図に示すように所望の膜厚だけ絶縁膜１
４を追加し、そのＦに第２の導電性膜１５を形成する。

しかしながらこの方法では流動性膜のみによって表面を
平担にする事は困難である。１！１１ち第３図に示すよ
うに下Ｉ―の第１の導電性材料２１のパターン形状によ
って、なだらかではあるが表面の凹凸は残ってしまう。

このような表面の凹凸はやはね、上層の＠２の導電性膜
２３の微細加ニーＣは不向きであり、配線の信頼性も低
下する。

〔発明の目的〕

本発明はかかる従来法の欠点に鑑みなされたもので、下
層の第１の導電性膜−Ｆの絶縁膜の表面を良好に平担化
し、上層の第２の導電性膜の微細加工を可能にし、配線
の信頼性を向上する事を目的とする。

〔発明の概要〕

本発明においては、第１の導電性膜を形成後。

次のような２段階の手法により、第１の４電性膜をｌｌ
！、縁膜で覆いかつ絶縁膜表面がほぼ平担になるように
しｋものである。

即ち、第１の導電性膜をパターニングするために用いた
マスク材を第１の導電性膜上に残したま撞全面に夕ず第
１の絶縁膜を第１の導電性膜の１厚と同程度かそれ以上
の謹厚分だけ堆積する。上記第１０給縁膜としては段差
側壁部に堆積１７た部分が平担部に比べてはやくエンチ
ングされる性質を持つ膜を用いる。このような喚として
けスパン　　゛ター５ｉｎ２Ｔｈ　プラズマＳｉｎ、　
Ｑが知られている。その後、第１の絶縁膜の１記性質を
用いてマスク材および＠１導電性膜によって成子段差部
に堆積した上記絶縁膜をエツチング除去する。その後、
マスク材を除去すれは上記第１の導電性膜の周辺に一定
のＶ字型の断面形状を持つ空溝を残して、第１導電＋ｌ
１１４Ｉの間が第１の絶縁膜で埋め込まれる。

次に、上記Ｖ字型空溝を埋めるように第２０絶縁膜を堆
積し表面を平担にする。

この場合第２の絶縁膜を堆積する表面は、一定の上記Ｖ
字型空溝による小さ々凹部が存在ｒるＤみであるから絶
縁膜の堆積により表面の平（［１作は容易である。もち
ろん、第２の絶縁膜を堆積ｌ−だ後、流動性膜を塗布し
て表面を完全番で平担に１〜、異方性ドライエツチング
技術を用いて流動性膜と第２の絶縁膜の一部を同じエツ
チング庫朋でエツチングして１表面を平担化するように
して本構わない。

〔発明の効果〕　４、 本発明の方法による２段階の絶縁膜形成法を用いる事に
より高温熱処理工稈を用いる・裏なく実質的にほぼ平担
な絶縁膜表面を第１の導電性＊、ｈに形成する事ができ
る。しかも第１の導電性膜の間隔の広狭にかかわらず均
一りで平担化できるように々る。このため、下１−の第
１導曜性膜すてＡｇや一部のシリサイド化合物などの低
融点、低低抗材料を用いる事が可能となり、−！た上記
高温熱工程による素子の電気的特性の劣化も抑える＄が
できるようになった。

また、実質的にほぼ平担な表面を得る事ができるため、
その後形成する東第２導電性膜の加工のためのリソグラ
フィー精度が著しく向上し微細加工が容゛易となった。

ｔた１段差がないため、従来の配線の段切れ等の心配が
なくなり、第２導電性膜より成る配線の信頼性が著しく
向上した。

〔発明の実１例〕 以下この発明を第１の導電性膜と第２の導電性膜にＡＪ
膜を用いた場合について実施例を説明する。

第４図（ａ）［示すように通常の写真食刻工程を用いて
半導体基体３０上にレジスト膜３２をマスクとして用い
てＡｊ膜３１を形成する０次に（ｂ）図に示すように全
面に絶縁膜１例えばプラズマＣＶＤ８ｉ０１膜を堆積す
る。絶縁膜ｌは段差部に堆樟した部分が平担部に比べて
早くエツチングされる性質を持つ膜ならどれで屯良い。

プラズマＣＶＤ８ｉ０゜膜、スパッターｓｔｏ、−の他
、プラズマＣＶＤ　８輸Ｎ４ＬＰＣＶＤＰＥＧ　ｌ［−
ｔ’４Ｊｌい。

次に、（Ｃ）図に示すように絶縁膜１の上記性質を用い
てレジストマスク３２とｋｌ膜３１からなる段差部の絶
縁膜１をエツチング除去する。全面をエツチングすると
段差側壁部が迅速にエツチングされるから（Ｃ１図の様
な形状になる０例えば緩衝フッ酸ｌ液で１仕種度エツチ
ングすると上配段差部のプラズマＣＶＤ８ｉ０．膜は完
全に除去される０次に＋ｄＪ図に示すように例えば酸素
プラズマ処理によりレジストマスク３２をエツチング除
去すると、その上に堆積していた電プラズマＣｖＤＳｉ
Ｏ，膜３４も同時に除去され、　ＡＪ膜３１の周辺は境
界に一定のＶ字型の断面形状を持った空溝３６を残して
、はぼ同じ膜厚のプラズマＣＶＤ８ｉ０．膜で埋め込ま
れる。次に（５１１図に示すように全面に再び絶縁膜２
代表的にはＣＶＤ５ｉＯ，膜３〕を堆積すると、上記Ｖ
字型の空溝は埋め込まれ、　ＣＶＤ８ｉ０．膜３７の表
面には小さな凹部が残る。そこで表面を流動性ＡＨレジ
ストと絶縁膜２のエツチング速庸が等しくｈる条件でＰ
ＭＡＨレジストと絶縁膜２の少なくとも一部をエツチン
グ除去すると絶縁膜２の表面は完全に平担になる。また
ＣＶＤ８ｉ０．膜３７を十分厚く形成するとｃｖｎｓｔ
ｏ、膜３７の表面は実質的にほぼ平担にがり、この場合
はその後のレジスト塗布とドライエッチングエ糧は不要
である。ｔたＣＶＤ８ｉ０．膜３７の表面を上記方法で
平担化した後さらに酸化膜を堆積して所望の絶縁膜厚を
得る事もできる。

その後、ｔｆ１図に示すよ・うに平担な絶縁膜の表面に
上層′の入ｌ膜３９を形成する。本実施例によれば下層
の入ｌ膜上を表面がほぼ完全に平担絶縁膜で覆う事がで
きるため、上層のＡＪ膜の微細加工が可能になり、ｔた
配線の信頼性も著しく向上した。

なお本実施例は配線材料として、　ｋｌ膜の２層構造を
記述したがその他の配線材料例えばシリサイド化合物、
不純物添加ｐｏｌｙ−８ｉ、高融点金属を第１の導電性
膜としても曳いし、第２の導電性膜に適用してもよい、
又、第１．第２の導電性膜共にＡＪ　又はＡＩ化合物膜
でもよく更に本発明は３層以上の構造においても適用で
きる。

【図面の簡単な説明】

第１図（ａ）　〜（ｃｌ、第２図（ａ）　〜’　（ｃ）
及び第３図は従来法による層間絶縁膜表面の平担化技術
を説明するための製造工程断面図、第４図葎）〜（ｆ）
は本発明の詳細な説明するための製造工程断面図である
。 図において、 １．１０，２０．３０・・・・半導体基体２．５，１１
，１５，２１．２３．３１．３９・・・・導電性膜３．
１２，１４，２２．３７・・・・層間絶縁膜４・・・・
高温で溶融する絶縁膜 １３　、３８・・・・　流動性膜 ３２・・・・マスク材 ３３．３４．３５”　７’　５　スマＣＶＤ　５ｉｎｓ
　９％３６・・・・Ｖ字型の空溝 代理人　弁理士　則　近；憲　佑　（他１名）第　　１
　　図 第３図 第４図−

Claims (1)

1. 【特許請求の範囲】 （１１半導体基体上に第１の導電性膜を被着する工程と
   、この第１の導電性膜上にマスクパターンを形成し、こ
   のマスクを用いて前記第１の導電性膜をエツチングする
   工程と、段差側壁部が速くエツチングされる性質を有す
   る第１の絶ｍｌｌｌ１ｔ堆積し、全面をエツチングして
   段差側壁部び５絶−膜を除去する工程と、前記マスクを
   その一トの第１の絶縁膜と共に除去し、全面い２の絶縁
   膜を被着しその上に更に第２の導電性膜を形成する「程
   とを備えた事を特徴とする半導体装置の製造方法。 （２）第１の絶縁膜はプラズマＣＶＩ）Ｓｉｎ、膜、ス
   ハツタ５ｉ０１１１［、７’　ｙ　スフ　ＣＶｌ）　Ｓ
   ｉ３Ｎ４　膜又はＬＰＧＶＤＰＥＧ膜である事を特徴と
   する特許請求の範囲第１項記載の半導体装置の製造方法
   。 （３）第１の導電性膜は，不純物が導入された　　　１
   ｐｏｌｙ８ｉ　Ｉｌｌ．シリサイド膜又は高融漬金属膜
   であり，第２の導電性膜はＡｇ又はＡｌ化合物から彦る
   膜である事を特徴と，する前記特許請求の範囲第１項記
   載の半導体装置の製造方法。 （４）第１の導電性膜，および第２の導電性膜がＡｌ膜
   はＡｌ化合物からなる膜である事を特徴とする前記特許
   請求の範囲第１項記載の半導体装置の［漬方法。 （５）第２の絶縁膜表面をエツチング１，た後その表面
   に第３の絶縁膜を被着して所望の絶縁膜厚を得る事を特
   徴とｔる前記特許請求の範囲第１項記載の半導体装置の
   製造方法。