JPS5819024A - 超伝導ジヨセフソンスイツチを用いたパルス発生回路 - Google Patents
超伝導ジヨセフソンスイツチを用いたパルス発生回路Info
- Publication number
- JPS5819024A JPS5819024A JP11750581A JP11750581A JPS5819024A JP S5819024 A JPS5819024 A JP S5819024A JP 11750581 A JP11750581 A JP 11750581A JP 11750581 A JP11750581 A JP 11750581A JP S5819024 A JPS5819024 A JP S5819024A
- Authority
- JP
- Japan
- Prior art keywords
- current
- switch
- time
- superconducting
- superconducting josephson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、２値表示で「１」及び「０」をとる入力パル
ス電流に基き、それか「１」より「０」に転換するζこ
応じて所定の期間「１」をとる出力パルス亀流が得られ
る様になされた、超伝導ジョセフンンスイッチを用いた
パルス発生回路に関する。
ス電流に基き、それか「１」より「０」に転換するζこ
応じて所定の期間「１」をとる出力パルス亀流が得られ
る様になされた、超伝導ジョセフンンスイッチを用いた
パルス発生回路に関する。
従来の斯種超伝導ジョセフノンスイッチを用いたパルス
発生回路に於ては、入力パルス電流に基き、その反転パ
ルス電流を得、それに基き出力パルス電流を得る様にな
された複雑な構成を有し、又出力パルス電流が、入力パ
ルス電流か「１」より「０」に転換するに応じて、速か
に「１」をとるものとして得られないという欠点を有し
ていた。
発生回路に於ては、入力パルス電流に基き、その反転パ
ルス電流を得、それに基き出力パルス電流を得る様にな
された複雑な構成を有し、又出力パルス電流が、入力パ
ルス電流か「１」より「０」に転換するに応じて、速か
に「１」をとるものとして得られないという欠点を有し
ていた。
依って本発明は上述せる欠点のない新規な斯種超伝導ジ
ョセフンンスイッチを用いたパルス発生回路を提案せん
とするもので、以下詳述する所より明らかとなるであろ
う。
ョセフンンスイッチを用いたパルス発生回路を提案せん
とするもので、以下詳述する所より明らかとなるであろ
う。
第１図は本発明による超伝導ジョセフソンスイッチを用
いたパルス発生回路の一例を示し。
いたパルス発生回路の一例を示し。
超伝導ジョセフンン接合素子ＪＡと、その素子ＪＡを介
挿しているバイアス電流ＳＥＡと、少くとも１つの制御
線ＧＡとを有し、バイアス電流線ＥＡに２値表示で「１
」及び「０」をとる電流か正論理の「１」で供給されて
いる状態で。
挿しているバイアス電流ＳＥＡと、少くとも１つの制御
線ＧＡとを有し、バイアス電流線ＥＡに２値表示で「１
」及び「０」をとる電流か正論理の「１」で供給されて
いる状態で。
制御線ＧＡに２値表示で「１」及び「０」をとる電流が
正論理の「０」で供給されている状態より「１」で供給
された場合、素子ＪＡか零電圧状態から有電圧状態に転
換する第１の超伝導ジョセフノンスイッチＳ１を有する
。
正論理の「０」で供給されている状態より「１」で供給
された場合、素子ＪＡか零電圧状態から有電圧状態に転
換する第１の超伝導ジョセフノンスイッチＳ１を有する
。
又超伝導ジョセフソン接合素子ＪＢと、その素子ＪＢを
介挿せるバイアス電流線ＢＢと、少くとも２つの第１及
び第２の制御線ＧＢ１及びＧＤ３とを有し、バイアス電
流線ＥＢに２値表示で「１」及び「０」をとる電流か正
論理の「１」で供給されている状態で、制御線ＧＢ１の
み番こ２値表示で「１」及び「０」をとる電流が正論理
の「０」で供給されている状態より「１」で供給さｎた
場合、素子ＪＢが零電圧状態より有電圧状態に転換し、
制＠ｌｌ１ＪＧＢ１及びＧＤ３の双方に２値表示で「１
」及び「Ｏ」をとる電流か正論理の「１」で供給されて
いる場合、制御線ＧＢ２のみに２値表示で「１」及び「
０」をとる電流が正論理の「１」で供給されている場合
、及び制御線ＧＢ１及びＧＤ３の双方に２値表示で「１
」及び「０」をとる電流が正論理の「０」で供給さｎて
いる場合、素子ＪＢか零嵐圧状悪を維持し−Ｃいる第２
１第３及び第４の超伝導ジョセフンンスイッチＳ２．８
５及びＢ４を有する。
介挿せるバイアス電流線ＢＢと、少くとも２つの第１及
び第２の制御線ＧＢ１及びＧＤ３とを有し、バイアス電
流線ＥＢに２値表示で「１」及び「０」をとる電流か正
論理の「１」で供給されている状態で、制御線ＧＢ１の
み番こ２値表示で「１」及び「０」をとる電流が正論理
の「０」で供給されている状態より「１」で供給さｎた
場合、素子ＪＢが零電圧状態より有電圧状態に転換し、
制＠ｌｌ１ＪＧＢ１及びＧＤ３の双方に２値表示で「１
」及び「Ｏ」をとる電流か正論理の「１」で供給されて
いる場合、制御線ＧＢ２のみに２値表示で「１」及び「
０」をとる電流が正論理の「１」で供給されている場合
、及び制御線ＧＢ１及びＧＤ３の双方に２値表示で「１
」及び「０」をとる電流が正論理の「０」で供給さｎて
いる場合、素子ＪＢか零嵐圧状悪を維持し−Ｃいる第２
１第３及び第４の超伝導ジョセフンンスイッチＳ２．８
５及びＢ４を有する。
更ｌこ第１及び第２のインダクタＬ１及びＢ２を有する
。
。
而して第１の超伝導ジョセフソンスイッチＳ１ノハイア
ス電流１ｊｌＨＡ従って超伝導ジョセフンン接合素子Ｊ
Ａと、インダクタＬ１と、第３の超伝導ジョセフソンス
イッチＳ６の第２の制御線ＧＢ２と、第４の超伝導ジョ
セフンンスイッチＳ４の第１の制御線ＧＢ１とが直列に
接続されて第１の直列回路か形成さｎ％その直列回路を
含んで第１の電流路Ｈ１か形成されている。
ス電流１ｊｌＨＡ従って超伝導ジョセフンン接合素子Ｊ
Ａと、インダクタＬ１と、第３の超伝導ジョセフソンス
イッチＳ６の第２の制御線ＧＢ２と、第４の超伝導ジョ
セフンンスイッチＳ４の第１の制御線ＧＢ１とが直列に
接続されて第１の直列回路か形成さｎ％その直列回路を
含んで第１の電流路Ｈ１か形成されている。
又第２の超伝導ジョセフノンスイッチＳ２のバイアス電
流線ＥＢ従って超伝導ジョセフソン接合素子ＪＢと、第
３の超伝導ジョセフソンスイッチＳ６の第１の制御線Ｇ
Ｂ１とが直列に接続されて第２の直列回路か形成され、
該帛２の直列回路を含んで第２の電流路Ｈ２か形成され
ている。
流線ＥＢ従って超伝導ジョセフソン接合素子ＪＢと、第
３の超伝導ジョセフソンスイッチＳ６の第１の制御線Ｇ
Ｂ１とが直列に接続されて第２の直列回路か形成され、
該帛２の直列回路を含んで第２の電流路Ｈ２か形成され
ている。
而して第１及び第２の１１流路Ｈ１及び（（２か並夕１
」に接続されて第１の並列回路Ｕ１が形成され、その並
列回路Ｕ １か１源線路Ｂ１ｉこ介挿されている。
」に接続されて第１の並列回路Ｕ１が形成され、その並
列回路Ｕ １か１源線路Ｂ１ｉこ介挿されている。
又第６の超伝導ジョセフソンスイッチＳ５のバイアス電
流ｉＥＢ従って超伝導ジョセフソン接合素子ＪＢと、第
２のインダクタＬ２と、第２の超伝導ジョセフンンスイ
ッチＳ２の第２の制御線ＧＢ２と、第１の超伝導ジョセ
フンンスイッチＳ１の制御線Ｇ Ａとか直列ｌこ接紛さ
れて第３の直列回路が形成さゎ６、その直列回路を含ん
で第６の電流路Ｈ３か形成されている。
流ｉＥＢ従って超伝導ジョセフソン接合素子ＪＢと、第
２のインダクタＬ２と、第２の超伝導ジョセフンンスイ
ッチＳ２の第２の制御線ＧＢ２と、第１の超伝導ジョセ
フンンスイッチＳ１の制御線Ｇ Ａとか直列ｌこ接紛さ
れて第３の直列回路が形成さゎ６、その直列回路を含ん
で第６の電流路Ｈ３か形成されている。
更に第４の超伝導ジョセフンンスイッチＳ４のバイアス
電流線ＥＢ従って超伝導ジョセフンン接合素子ＪＨを含
んで第４の電流路Ｈ４が形成されている。
電流線ＥＢ従って超伝導ジョセフンン接合素子ＪＨを含
んで第４の電流路Ｈ４が形成されている。
而して第３及び第４の電流路か並列に接続されて第２の
並列回路Ｕ２が形成され、その並列回路Ｕ２か電源線路
Ｂ２に介挿されている。
並列回路Ｕ２が形成され、その並列回路Ｕ２か電源線路
Ｂ２に介挿されている。
尚更に第２の超伝導ジョセフンンスイッチｓ２の第１の
制御線ＧＲ１と第４の超伝導ジョセフンンスイッチＳ４
の第２の制御線ＧＢ２とが直列に接続され第５の直列回
路か形成され、その直列回路を含んで第５の電流路Ｈ５
か形成され。
制御線ＧＲ１と第４の超伝導ジョセフンンスイッチＳ４
の第２の制御線ＧＢ２とが直列に接続され第５の直列回
路か形成され、その直列回路を含んで第５の電流路Ｈ５
か形成され。
而してその電流路Ｈ５が入力パルス電流路Ｆに介挿され
ている。
ている。
以上か本発明による超伝導ジョセフノンスイッチを用い
たパルス出力回路の一例構成であるが、斯る構成によれ
ば、電源電流線Ｂ１及びＢ２に夫々２値表示で「１」及
び「ｏ」をとるバイアス電流Ｉ。、及びｌＢ２を供給し
、又入力パルス電流路Ｆに同様に２値表示で「１」及び
「０」をとる入力パルス電流ＩＦ を供給するものと
し、一方並列回路Ｕ１の電流路Ｈ１及びＨ２に流れる電
流を２値表示で「１」及び「０」をとる電流１１．、及
び■１，２とし、又並列回路Ｕ２の電流路Ｈ５及び）１
４に流れる電流を２値表示で「１」及び「０」をとる電
流”Ｈ３及びＩ、□４とするとき、次の作用か得られる
ものである。
たパルス出力回路の一例構成であるが、斯る構成によれ
ば、電源電流線Ｂ１及びＢ２に夫々２値表示で「１」及
び「ｏ」をとるバイアス電流Ｉ。、及びｌＢ２を供給し
、又入力パルス電流路Ｆに同様に２値表示で「１」及び
「０」をとる入力パルス電流ＩＦ を供給するものと
し、一方並列回路Ｕ１の電流路Ｈ１及びＨ２に流れる電
流を２値表示で「１」及び「０」をとる電流１１．、及
び■１，２とし、又並列回路Ｕ２の電流路Ｈ５及び）１
４に流れる電流を２値表示で「１」及び「０」をとる電
流”Ｈ３及びＩ、□４とするとき、次の作用か得られる
ものである。
即ち、入力パルス電流ＩＰ か正論理の「ｏ」である
状態で、バイアス電流ＩＢ、及びｌＢ２か、正論理の「
０」である状態より、第２図人に示す如く、時点ｔ、よ
り立上り１時点ｔ、より備かに遅れた時点ｔ２ で正
論理の「１」となり。
状態で、バイアス電流ＩＢ、及びｌＢ２か、正論理の「
０」である状態より、第２図人に示す如く、時点ｔ、よ
り立上り１時点ｔ、より備かに遅れた時点ｔ２ で正
論理の「１」となり。
「０」をとる電流か正論理の「１」で供給されていない
ので、電流ＩＨ４及びＩｌ（、は正論理の「０」で保つ
も、電流工８□及び”Ｈ４か時点ｔ。
ので、電流ＩＨ４及びＩｌ（、は正論理の「０」で保つ
も、電流工８□及び”Ｈ４か時点ｔ。
より立上り１時点ｔ２ で正論理の「１」となり、時
点ｔ２ 以降「１」を保つものである。
点ｔ２ 以降「１」を保つものである。
然し乍ら、入カパルス電流工、が、時点ｔ２後の時点ｔ
、より立上り１時点ｔ３ より遅れた時点ｔ４ で
正論理の「１」となり１次で時点ｔ４ より遅れた時
点ｔ６ より立下り１時点ｔ６より僅かに遅れた時点
ｔ７ で正論理の「０」となり、両層「０」をとるも
のとすれば、並列回路Ｕ２の電流路Ｈ５の電流ＩＨ５が
「０」であるので、時点ｔ４ からスイッチＳ２の制
御線ＧＢ１のみに電流が「１」で供給された状態になり
、この為スイッチＳ２のジョセフソン接合素子ＪＢｂＳ
時点ｔ４ から有電圧状態１こなる。よって電流Ｉ、
□２が時点ｔ４ から立Ｆす、時点ｔ４ より並列
回路Ｕ１に於けるインダクタＬ１の時定数にて決められ
る時間１４丈は遅ｎた時点ｔ５で「Ｏ」となり、これｌ
こ応して電流工［（、が時点ｔ４ から立上り、時点ｔ
５ で「１」となる。
、より立上り１時点ｔ３ より遅れた時点ｔ４ で
正論理の「１」となり１次で時点ｔ４ より遅れた時
点ｔ６ より立下り１時点ｔ６より僅かに遅れた時点
ｔ７ で正論理の「０」となり、両層「０」をとるも
のとすれば、並列回路Ｕ２の電流路Ｈ５の電流ＩＨ５が
「０」であるので、時点ｔ４ からスイッチＳ２の制
御線ＧＢ１のみに電流が「１」で供給された状態になり
、この為スイッチＳ２のジョセフソン接合素子ＪＢｂＳ
時点ｔ４ から有電圧状態１こなる。よって電流Ｉ、
□２が時点ｔ４ から立Ｆす、時点ｔ４ より並列
回路Ｕ１に於けるインダクタＬ１の時定数にて決められ
る時間１４丈は遅ｎた時点ｔ５で「Ｏ」となり、これｌ
こ応して電流工［（、が時点ｔ４ から立上り、時点ｔ
５ で「１」となる。
一方スイッチＳ４の制御線ＧＢ２１こは、入力パルス電
流■２ が「１」であることにより、を流か「１」で流
れているので、低流ＩＨ４が時点ｔ５ から「１」と
なることにより、スイッチＳ２の制御線ＧＢＩに時点ｔ
５ より電流か「１」で流れても、スイッチＳ４のジ
ョセフソン接合素子ＪＢは時点ｔ５ から有電圧状態
にならないＱ従って電流ＩＨ５及びＩＨ４は時点ｔ５
になっても夫々「０」及び「１」を保っているものであ
る。然し乍ら時点ｔ７ になｎば、電流ＩＦ が「
０」となるので、スイッチＳ４の制御線ＯＢ２の電流か
「０」となり、スイッチＳ４の制＃線ＧＢＩのみに′電
流か「１」で流れるので、スイッチＳ４のジョセフソン
接合素子Ｊ Ｉ３か。
流■２ が「１」であることにより、を流か「１」で流
れているので、低流ＩＨ４が時点ｔ５ から「１」と
なることにより、スイッチＳ２の制御線ＧＢＩに時点ｔ
５ より電流か「１」で流れても、スイッチＳ４のジ
ョセフソン接合素子ＪＢは時点ｔ５ から有電圧状態
にならないＱ従って電流ＩＨ５及びＩＨ４は時点ｔ５
になっても夫々「０」及び「１」を保っているものであ
る。然し乍ら時点ｔ７ になｎば、電流ＩＦ が「
０」となるので、スイッチＳ４の制御線ＯＢ２の電流か
「０」となり、スイッチＳ４の制＃線ＧＢＩのみに′電
流か「１」で流れるので、スイッチＳ４のジョセフソン
接合素子Ｊ Ｉ３か。
時点【７ から有電圧状態（こなる。この為電流■、（
４が時点ｔ７ から立−Ｆす、時点ｔ７ より並列回
路Ｕ２に於けるインダクタＬ２の時定数によって決めら
れる時間Ｔ２ 丈は遅れた時点ｔ８ で「０」とな
り、これに応じて電流ＩＨ５が時点ｔ７ から立上り
、時点ｔ８で「１」となる。又電流■Ｉ１３が時点ｔ８
より「１」となれば、スイッチＳ１の制御線ＯＡ
ｉこ電流が「１」で流れるので、スイッチＳ１のジョセ
フソン接合素子ＪＡが時点ｔ８ より有電圧状態にな
る。この為電流工、□、が時点ｔ８ より立下り、時
点ｔ８ より前述せる時間１１丈は遅れた時点ｔ、で
「０」となり、両層「０」を保ち、これに応じて電流■
ｔ（２が時点ｔ８ から立上り、時点ｔ、で「１」とな
り、両層「１」を保つ。更に電流稲。が時点ｔ、より「
１」となれば、スイッチＳ６の制御線ＯＢ１に電流か「
１」で流れるので、スイッチＳ３のジョセフソン接合素
子ＪＢが時点ｔ、より有電圧状態１こなる。斯くスイッ
チＳ３の素子ＪＢが時点ｔ、より有電圧状態になれば％
電流１１１３か時点ｔ、より立上り、時点ｔ、より前述
せる時間Ｔ２ 丈は遅ｎた時点ｔ、。で「町となり、両
層「０」を保ち、これに応じて電流ＩＨ４が時点ｔ９
より立上り１時点ｔ、。で「１」となり、両層「１」
を保つ。斯くて一連の動作か終了する。
４が時点ｔ７ から立−Ｆす、時点ｔ７ より並列回
路Ｕ２に於けるインダクタＬ２の時定数によって決めら
れる時間Ｔ２ 丈は遅れた時点ｔ８ で「０」とな
り、これに応じて電流ＩＨ５が時点ｔ７ から立上り
、時点ｔ８で「１」となる。又電流■Ｉ１３が時点ｔ８
より「１」となれば、スイッチＳ１の制御線ＯＡ
ｉこ電流が「１」で流れるので、スイッチＳ１のジョセ
フソン接合素子ＪＡが時点ｔ８ より有電圧状態にな
る。この為電流工、□、が時点ｔ８ より立下り、時
点ｔ８ より前述せる時間１１丈は遅れた時点ｔ、で
「０」となり、両層「０」を保ち、これに応じて電流■
ｔ（２が時点ｔ８ から立上り、時点ｔ、で「１」とな
り、両層「１」を保つ。更に電流稲。が時点ｔ、より「
１」となれば、スイッチＳ６の制御線ＯＢ１に電流か「
１」で流れるので、スイッチＳ３のジョセフソン接合素
子ＪＢが時点ｔ、より有電圧状態１こなる。斯くスイッ
チＳ３の素子ＪＢが時点ｔ、より有電圧状態になれば％
電流１１１３か時点ｔ、より立上り、時点ｔ、より前述
せる時間Ｔ２ 丈は遅ｎた時点ｔ、。で「町となり、両
層「０」を保ち、これに応じて電流ＩＨ４が時点ｔ９
より立上り１時点ｔ、。で「１」となり、両層「１」
を保つ。斯くて一連の動作か終了する。
従って第１図にて上述せる本発明によるノ（ルス発生回
路の構成によれば、ノ（イアスミ流■８゜及びＩｎ２が
、第２図人に示す如く１時点ｔ、より立上り１時点ｔ、
より僅かに遅れた時点ｔ２で正論理の「１」となり、両
層「１」をとり。
路の構成によれば、ノ（イアスミ流■８゜及びＩｎ２が
、第２図人に示す如く１時点ｔ、より立上り１時点ｔ、
より僅かに遅れた時点ｔ２で正論理の「１」となり、両
層「１」をとり。
そして入力パルス電流ＩＦ か、第２図Ｂｋこ示す如
く、時点ｔ２ 後の時点ｔ３ より立上り１時点ｔ
より遅れた時点ｔ４ で正論理の「１」となす、次
で時点ｔ４ より遅れた時点ｔ６ より立下り１時
点ｔ７ で正論理の「０」となり、両層「０」をとる
ものとすれば、並列回路Ｕ１の電流路１１１に、第２図
Ｃに示す如く１時点ｔ４ で立上り、時点ｔ４ より
インダクタＬ１の時定数によって決まる時間１１丈は遅
れた時点ｔ５ で正論理の「１」となり、そｎ、か時
点ｔ７ よりインダクタＬ２の時定数によって決まる
時間１２丈は遅れた時点ｔ８ 迄保ち１次で時点ｔ８
より立下り、時点ｔ８ より時間Ｔ１ 丈は遅
れた時点Ｔ、で「０」となり、両層「０」を保つ電流Ｈ
Ｈ４が流れる。又電流路Ｉ−１２に、第２図りに示すク
ロク１時点ｔ、で立上り、時点ｔ２ で「１」となり
、それが時点ｔ４ 迄保ち、次で時点ｔ４より立下り
１時点ｔ５ で「０」となり、それか時点ｔ８ 迄保
ち１次で時点ｔ８ より立上り１時点ｔ、で「１」と
なり、両層「１」を保つ電流１１（２が流れる。更に並
列回路Ｕ２の電流路Ｈ３に、第２図Ｅに示す１ｘｏ１時
点ｔ７ より立上り、時点ｔ８ で「１」となり、
それが時点ｔ９ 迄保ち１次で時点ｔ、より立下り、時
点ｔ、。で「０」となり、両層「０」を保つ電流ＩＨ５
が流れる。
く、時点ｔ２ 後の時点ｔ３ より立上り１時点ｔ
より遅れた時点ｔ４ で正論理の「１」となす、次
で時点ｔ４ より遅れた時点ｔ６ より立下り１時
点ｔ７ で正論理の「０」となり、両層「０」をとる
ものとすれば、並列回路Ｕ１の電流路１１１に、第２図
Ｃに示す如く１時点ｔ４ で立上り、時点ｔ４ より
インダクタＬ１の時定数によって決まる時間１１丈は遅
れた時点ｔ５ で正論理の「１」となり、そｎ、か時
点ｔ７ よりインダクタＬ２の時定数によって決まる
時間１２丈は遅れた時点ｔ８ 迄保ち１次で時点ｔ８
より立下り、時点ｔ８ より時間Ｔ１ 丈は遅
れた時点Ｔ、で「０」となり、両層「０」を保つ電流Ｈ
Ｈ４が流れる。又電流路Ｉ−１２に、第２図りに示すク
ロク１時点ｔ、で立上り、時点ｔ２ で「１」となり
、それが時点ｔ４ 迄保ち、次で時点ｔ４より立下り
１時点ｔ５ で「０」となり、それか時点ｔ８ 迄保
ち１次で時点ｔ８ より立上り１時点ｔ、で「１」と
なり、両層「１」を保つ電流１１（２が流れる。更に並
列回路Ｕ２の電流路Ｈ３に、第２図Ｅに示す１ｘｏ１時
点ｔ７ より立上り、時点ｔ８ で「１」となり、
それが時点ｔ９ 迄保ち１次で時点ｔ、より立下り、時
点ｔ、。で「０」となり、両層「０」を保つ電流ＩＨ５
が流れる。
尚更に′ｄ流路Ｈ４に、第２図Ｆに示す如く。
時点ｔ１ で立上り、時点ｔ２ で「１」となり、
そｎか時点ｔ７ 迄保ち１次で時点ｔ７ より立上
り、時点ｔ８ で「０」となり、それか時点１゜迄保
ち１次で時点ｔ、より立上り、時点ｔ１０で「１」とな
り、両店「１」を保つ電流ＩＨ４が流れる。
そｎか時点ｔ７ 迄保ち１次で時点ｔ７ より立上
り、時点ｔ８ で「０」となり、それか時点１゜迄保
ち１次で時点ｔ、より立上り、時点ｔ１０で「１」とな
り、両店「１」を保つ電流ＩＨ４が流れる。
所で′電流路１（３ｌこ流れる電流■□、は、入カバル
ス′成流工、に基き、それか「１」より「０」に転換す
るに応じて所定の期間「１」をとる直流であり、従って
その電流ＩＩＩ！ｉを目的とする出力パルス電流とする
ことか出来るものである。
ス′成流工、に基き、それか「１」より「０」に転換す
るに応じて所定の期間「１」をとる直流であり、従って
その電流ＩＩＩ！ｉを目的とする出力パルス電流とする
ことか出来るものである。
依って上述せる本発明によるパルス発生回路ｌこよれば
、入力パルス電流ＩＦＩこ基き、それか「１」より「０
」１こ転換するに応じて所定の期間「１」をとる出力パ
ルス電流（電流工Ｈ３）を得ることか出来るものである
。そしてその出力パルス電ｆｉを、４つの超伝導ジョセ
フノンスイッチ８１，８２．８３及びＢ４と、２つのイ
ンダクタＬ１及びＢ２とを具備する簡易な構成で？する
ことか出来る特徴を有するものである。
、入力パルス電流ＩＦＩこ基き、それか「１」より「０
」１こ転換するに応じて所定の期間「１」をとる出力パ
ルス電流（電流工Ｈ３）を得ることか出来るものである
。そしてその出力パルス電ｆｉを、４つの超伝導ジョセ
フノンスイッチ８１，８２．８３及びＢ４と、２つのイ
ンダクタＬ１及びＢ２とを具備する簡易な構成で？する
ことか出来る特徴を有するものである。
又出力パルスＩＩＬ流を、入力パルス電流Ｉ、 が１
１」より「０」ｌこ転換するに応じて速やかｌこ「１」
をとるものとして祷ることが出来るｌ特徴も有するもの
である。史に出力パルス電流が「０」より「１」に、及
び「１」より「０」となる１こ要する時間をインダクタ
１ノ２の値によって互に等しい所望の値（こ設定するこ
とが出来、又出力パルス′屯流か「１」をとる期間をイ
ンダクタＬ１の値によって所望の値に設定することが出
来る％徴も有するものである。尚Ｗ流路Ｉ−１２に流石
、る電流を出力パルス電流とすれば。
１」より「０」ｌこ転換するに応じて速やかｌこ「１」
をとるものとして祷ることが出来るｌ特徴も有するもの
である。史に出力パルス電流が「０」より「１」に、及
び「１」より「０」となる１こ要する時間をインダクタ
１ノ２の値によって互に等しい所望の値（こ設定するこ
とが出来、又出力パルス′屯流か「１」をとる期間をイ
ンダクタＬ１の値によって所望の値に設定することが出
来る％徴も有するものである。尚Ｗ流路Ｉ−１２に流石
、る電流を出力パルス電流とすれば。
出力パルス電流を、入力パルス電流ＩＦ より「１」
をとる期間が長い出力パルス電流として得ることも出来
るものである。
をとる期間が長い出力パルス電流として得ることも出来
るものである。
尚上述に於ては入力パルス電流■１ がある時点より
立上ってその時点より遅れた時点で「１」となり、次で
その後者の時点より遅ｎ、た時点より立トリ、その時点
より遅れた時点で「０」となる台形波である場合番ごつ
き述べたが、入力パルス電流１Ｆ かある時点より直
ち齋こ「１」となり、次でその時点より遅れた時点より
直ちに「０」となる、又は後者の時点より立下りその後
者の時点より遅れた時点で「ｏ」となる矩形波又は台形
波である場合であっても、又ある時点より立上って、そ
の時点より：ｉｓｎた時点で「１」となり、次でその後
者の時点より直ち１こ「０」となる、又は後者の時点よ
り立下り、その後者の時点より遅れた時点で１０」とな
る。
立上ってその時点より遅れた時点で「１」となり、次で
その後者の時点より遅ｎ、た時点より立トリ、その時点
より遅れた時点で「０」となる台形波である場合番ごつ
き述べたが、入力パルス電流１Ｆ かある時点より直
ち齋こ「１」となり、次でその時点より遅れた時点より
直ちに「０」となる、又は後者の時点より立下りその後
者の時点より遅れた時点で「ｏ」となる矩形波又は台形
波である場合であっても、又ある時点より立上って、そ
の時点より：ｉｓｎた時点で「１」となり、次でその後
者の時点より直ち１こ「０」となる、又は後者の時点よ
り立下り、その後者の時点より遅れた時点で１０」とな
る。
若しくは後者の時点より遅れた時点より立下り。
その時点より遅れた時点で「０」となる鋸歯状波又は三
角波若しくは台形波であっても、上述せると同様の出力
パルス電流を得ることか出来るものである。
角波若しくは台形波であっても、上述せると同様の出力
パルス電流を得ることか出来るものである。
又上述せる超伝導ジョセフソンスイッチ８１〜Ｓ４は、
そ几自体公知の種々のものを適用し得るも、特にスイッ
チ８１〜Ｓ４としては特願昭５５−１２８２８０号明細
書及び図面に記載（特Ｉこ第４図及び明細書のそれに関
する記載）のものを適用し得るものである。
そ几自体公知の種々のものを適用し得るも、特にスイッ
チ８１〜Ｓ４としては特願昭５５−１２８２８０号明細
書及び図面に記載（特Ｉこ第４図及び明細書のそれに関
する記載）のものを適用し得るものである。
更ｌこ上述に於ては１本発明の一例を示したに留まり１
本弁明の精神を脱することなしに柚々の変８！！変更を
なし得るものである。
本弁明の精神を脱することなしに柚々の変８！！変更を
なし得るものである。
第１図は本弁明による超伝導ジョセフソンスイッチを用
いたパルス発生回路の一例を示す接続図、第２図Ａ−Ｆ
はその説明番こ供する電流波形図である。 図中８１〜Ｓ４は超伝導ジョセフノンスイッチ、ＪＡ及
びＪＢは超伝導接合素子、ｌ１８Ａ及びＥＢはバイアス
電流線、（）Ａ、ＧＢｌ及びＧＢ２は制御線、Ｌｌ及び
Ｌ ２はインダクタ、■１１〜Ｈ５は電流路、Ｕ １及
びＵ２は並列回路、Ｂ１及びＢ２は電源電流路、１？は
入力パルス電流路を夫々示す。 出願人 日本電信電話公社
いたパルス発生回路の一例を示す接続図、第２図Ａ−Ｆ
はその説明番こ供する電流波形図である。 図中８１〜Ｓ４は超伝導ジョセフノンスイッチ、ＪＡ及
びＪＢは超伝導接合素子、ｌ１８Ａ及びＥＢはバイアス
電流線、（）Ａ、ＧＢｌ及びＧＢ２は制御線、Ｌｌ及び
Ｌ ２はインダクタ、■１１〜Ｈ５は電流路、Ｕ １及
びＵ２は並列回路、Ｂ１及びＢ２は電源電流路、１？は
入力パルス電流路を夫々示す。 出願人 日本電信電話公社
Claims (1)
- 【特許請求の範囲】 超伝導ジョセフソン接合素子と、該超伝導ジョセフソン
接合素子を介挿しているバイアス電流線と、少くとも１
つの制御線とを有し、上記バイアス電流線に２値表示で
「１」及び「Ｏ」をとる電流か「１」で供給されている
状態で、上記制御線に２値表示で「１」及び「０」をと
る電流が「０」で供給されている状態より「１」で供給
された場合、上記超伝導ジョセフンン接合素子か零電圧
状態から有電圧状態に転換する第１の超伝導ジョセフソ
ンスイッチと、超伝導ジョセフソン接合素子と、該超伝
導ジョセフソン接合素子を介挿しているバイアス電流線
と、少くとも２つの第１及び第２の制御線とを有し、上
記バイアス電流線に２値表示で「１」及び「０」をとる
電流か「１」で供給されている状態で、上記第１の制御
線のみに２値表示で「１」及び「０」をとる電流が「０
」で供給されている状態より「１」で供給された場合、
上記超伝導ジョセフソン接合素子か零電圧状態より有電
圧状態に転換し、上記第１及び第２の制御線の双方に２
値表示で「１」及び１０」をとる電流か「１」で供給さ
れている場合、上記第２の制御線のみに２値表示で「１
」及び「Ｏ」をとる電流が「１」で供給されている場合
、及び上記第１及び第２の制御線の双方に２値表示で「
１」及び「０」をとる電流が「０」で供給されている場
合、上記超伝導ジョセフソン接合素子が零電圧状態を維
持している第２゜第３及び第４の超伝導ジョセフノンス
イッチと、第１及び第２のインダクタとを具備し、上記
第１の超伝導ジョセフンンスイッチの超伝導ジョセフソ
ン接合素子と、上記第１のインダクタと、上記第６の超
伝導ジョセフンンスイッチの第２の制御線と、上記第４
の超伝導ジョセフンンスイッチの第１の１４ｉ１１４Ｉ
線とが直列に接続されて第１の直列回路か形成され、該
第１の直列回路を含んで第１の電流路カＳ形成され、上
記第２の超伝導ジョセフソンスイッチの超伝導ジョセフ
ソン接合素子と、上記第６の超伝導ジョセフノンスイッ
チの第１の制御線とが直列に接続されて第２の直列回路
か形成され、該第２の直列回路を含んで第２の電流回路
が形成され。 上記第１及び第２の電流路が並列に接続されて第１の並
列回路か形成され、該第１の並列回路か電源線路ζこ介
挿され、 上記第３の超伝導ジョセフソンスイッチの超伝導ジョセ
フソン接合素子と、上記第２のインダクタと、上記第２
の超伝導ジョセフソンスイッチの第２の制御線と、上記
第１の超伝導ジョセフソンスイッチの制御側とか直列に
接続されて第６の直列回路が形成さｎ１該第３の直列回
路を含んで第３の電流路か形成され、 上記第４の超伝導ジョセフノンスイッチの超伝導ジョセ
フソン接合素子を含んで第４の電流路が形成され。 上記第３及び第４の電流路か並列に接続されて第２の並
夕１」回路か形成され、該第２の並列回路か電源線路に
介挿され、 上記第２の超伝導ジョセフソンスイッチの第１の制御線
と上記第４の超伝導ジョセフンンスイッチの第２の制＠
線とに２値表示で「１」及び「Ｏ」をとる入力パルス血
流か供給される様になされ、 上記第３の′電流路に２値表示で「１」及び「０」をと
る出力パルス電流か、上記入力パルス血流ｂＳ「１」よ
り「０」に転換するに応じて所定の期間「１」をとるも
のとして得られることを特徴とする超伝導ジョセフンン
スイッチヲ用いたパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11750581A JPS5819024A (ja) | 1981-07-27 | 1981-07-27 | 超伝導ジヨセフソンスイツチを用いたパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11750581A JPS5819024A (ja) | 1981-07-27 | 1981-07-27 | 超伝導ジヨセフソンスイツチを用いたパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819024A true JPS5819024A (ja) | 1983-02-03 |
| JPS6322645B2 JPS6322645B2 (ja) | 1988-05-12 |
Family
ID=14713407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11750581A Granted JPS5819024A (ja) | 1981-07-27 | 1981-07-27 | 超伝導ジヨセフソンスイツチを用いたパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819024A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59185424A (ja) * | 1983-04-05 | 1984-10-22 | Agency Of Ind Science & Technol | ジヨセフソン効果を用いたダウンエツヂ・デイテクタ回路およびセンス回路 |
| US12181619B2 (en) | 2020-03-05 | 2024-12-31 | Target Systemelektronik Gmbh &Co. Kg | Method for determining the neutron flux by using a portable radionuclide identification device (RID) comprising scintillation material with iodine |
| US12656513B2 (en) | 2021-02-19 | 2026-06-16 | Rapiscan Holdings, Inc. | Neutron counting by delayed capture-gamma detection (DCD) |
-
1981
- 1981-07-27 JP JP11750581A patent/JPS5819024A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59185424A (ja) * | 1983-04-05 | 1984-10-22 | Agency Of Ind Science & Technol | ジヨセフソン効果を用いたダウンエツヂ・デイテクタ回路およびセンス回路 |
| US12181619B2 (en) | 2020-03-05 | 2024-12-31 | Target Systemelektronik Gmbh &Co. Kg | Method for determining the neutron flux by using a portable radionuclide identification device (RID) comprising scintillation material with iodine |
| US12656513B2 (en) | 2021-02-19 | 2026-06-16 | Rapiscan Holdings, Inc. | Neutron counting by delayed capture-gamma detection (DCD) |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6322645B2 (ja) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6724216B2 (en) | Rapid single-flux-quantum logic circuit and rapid single-flux-quantum output conversion circuit | |
| JPS62501393A (ja) | 並列接続された半導体スイッチ素子を動作させる方法 | |
| JPH07298644A (ja) | インバータと制御回路とを含んでなる回路配置 | |
| US5892352A (en) | Synchronization of the switching action of hysteresis current controlled parallel connected power electronics systems | |
| EP0066239B1 (en) | Pulse generation circuit using at least one josephson junction device | |
| JPS6322645B2 (ja) | ||
| US2946022A (en) | Electrical inverter circuit | |
| US3299370A (en) | Transistor bridge converter | |
| US3118070A (en) | Electrical control circuits | |
| US3678301A (en) | Logic module connected to act as flipflop | |
| JPS6051027A (ja) | ジヨセフソン分周回路 | |
| JPS59149421A (ja) | 絶縁スイツチ装置 | |
| JPH0310199B2 (ja) | ||
| JPS6225290B2 (ja) | ||
| JP3322299B2 (ja) | 超伝導パルス信号発生回路 | |
| RU2069446C1 (ru) | Инвертор | |
| JPH0645057A (ja) | 誘導加熱用電源 | |
| JPS648492B2 (ja) | ||
| JP2799708B2 (ja) | サンプルドデータ回路 | |
| US3270287A (en) | Time-spaced multiple generator | |
| JPH0143399B2 (ja) | ||
| JPS61166218A (ja) | 同期化信号発生回路 | |
| JPH0628061A (ja) | 制御電圧生成回路 | |
| JPH0126205B2 (ja) | ||
| JPH0754897B2 (ja) | 信号切換回路 |