JPS582043A - 多層配線層の形成方法 - Google Patents

多層配線層の形成方法

Info

Publication number
JPS582043A
JPS582043A JP9975581A JP9975581A JPS582043A JP S582043 A JPS582043 A JP S582043A JP 9975581 A JP9975581 A JP 9975581A JP 9975581 A JP9975581 A JP 9975581A JP S582043 A JPS582043 A JP S582043A
Authority
JP
Japan
Prior art keywords
wiring
etching
insulating layer
layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9975581A
Other languages
English (en)
Other versions
JPS6364904B2 (ja
Inventor
Toshio Kurahashi
倉橋 敏男
Chuichi Takada
高田 忠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9975581A priority Critical patent/JPS582043A/ja
Publication of JPS582043A publication Critical patent/JPS582043A/ja
Publication of JPS6364904B2 publication Critical patent/JPS6364904B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の、多層配線層の形成方法に関する
・もの、である。
半導体装置の多層配線層は半導体基板上の下側(第1)
配線、層間絶縁!および上側(第2)配線からなシ、必
要に応じて層間絶縁層にスルーホール(コンタクトホー
ルあるいは電極窓と呼ばれている)を設けて上下(竺l
および第2)配線が接続されて沙る。そして、このスル
ーホール形成はホトエツチング法による選択エツチング
によって行なわれている。
従来は、例えば、配線がAIでそして層間絶縁層がPS
G (ph・すhsili@山glamsンである場合
に1選択子vチングをドライエ、チングで行なうとP2
Oの層間絶縁層のみが工、チング除去されてAtの配@
けほとんど工、チングされない、なお、このときのドラ
イエ、チ/グは、例えば工、チングカX IICCCj
41 タ11 Pc1.5 * BCl2 t 使用シ
ft X ”ツタエツチングないしプラズマエツチング
である−このようなドライエ、チングてスルーホールを
形成する場合に、スルーホールの位置が下側配線上の設
定位置からずれると、特に、微細配線Δターンであれば
ずれやすく、後から形成する上側配線に欠陥箇所(ステ
、グヵ/脅し−ゾの悪化箇所)が生じ、場合にょらては
断線してしまうことがある。
す、なわセ、第1図に示したようK PsG層1にスル
ーホール2をドライエ、チング形成すると、第2図に示
すようにλを上側−113にステ、f欠陥4が発生(て
し連う1.なお、第1図および#I2図において、At
T側配M5が半導体基板6上0絶綴属(8102M) 
7の上に形成されている。
また、上述の場合で選択工、チンダをつ8.トエ、チン
グで行なうと、第3−に示すよ5になりてしまう、なお
、このときのエツチング液には、例えば、H3P0J+
7.化アンモンあるいは7.化アンモン、フッ酸水溶液
を使用している。 PSG層1七Aj下側配線5との界
面にエツチング液が浸透し5%にヱツ。チングが進行し
てしまい、かっこのエツチング液FiAtをも少しエツ
チングしAt配線表面に荒れが生じる。そして、Aj上
側配線3を形成すると、第4図に示すようにステ、!欠
陥4が発生してしまう、場合によっては上側配線が断線
する仁とがある。
上述したステ、f欠陥を防止するためにスルーホール形
成箇所に対応する下側配線、部分を大き≦して多/)−
〇ずれ力1ありても下側配線の上面のみで側面の表出す
ることの表いよりにすることが考えられるが、それでは
半導体装置の高集積化が図れない。
本発明の目的酸、眉間絶縁層に設けるスルーホールが下
側配線上がらず゛れて形成されるような場合に、上側配
線にステ、f欠陥が発生するのを回避できる多層配線層
の形成方法を提案することである。
本発明は、下側配線と上翻配線とを接続するためのスル
ー糸−ル”奢層間絶綴膚に設゛ける工゛、チング処理を
゛含んでいる半導体装置゛の多層配線を形成する゛方法
にシい゛で、エツチング処理を眉間絶縁層の玉、≠シー
速度と下側配線”め工、チング速変とがほば等しくなる
呈ツチングにて行なうことを特徴とする多層配線層の形
成方法である。゛′下側配線がAtで膚間絶綴−がPg
Gであ′る7と亀には、塩化物ガス(例えば、CCl4
 ; pcz3 # BCltで好まし゛くはPc15
ゝ)と゛ツー死物ガス(例゛えばCF4 。
c2F5c=’ 、 cmr3 f好ましくtIC’F
n)トめ混合tjxを使用した哀・豐、タエ、チングガ
いしプラズマエツチングで上述のエツチング処理を行な
うことが望ましい、fだ、とのようなドライエ、チンダ
の代りに工、チング溶液がHsPO4、フ、化アンモン
HNO3であるウェットエ門チ”ンダで行なうことも可
能である。
以下添付図面に関連した実施態様例によって本発明を説
明する。
所定の“機能領域(例えば、パイーーラトツンゾスタな
らばコレクタ、ペース、エミ、りあるいはMO8)ラン
ゾスタならばンース、ドレイン)を形成し九半導体(シ
リコン)基板11の゛表面上゛に熱酸化又はCVDによ
る酸化Ill (5to2jl ) 12 カ形IJl
されている(第5図)、そして、□この酸化−膜12の
上に゛蒸着によ゛ラテ導電゛体層(Aj # a:ts
t 、 AtCu。
〒1′、MO又はW)13を形成し、−通常のホトエ。
チンダ技WKよって所定・讐夕゛−シの下側配線13が
できる。次に、眉間絶縁物層14を、例えば、PaG、
 8102 : ll1jN4 、 d リ’! t 
Y樹脂1hルイlt シロキー9:y系樹脂のCVD 
(eh拳m1eal vapord@pes口1・−)
膜で形成”する、導電体層1’ 3を−Atでそして眉
間絶縁物層14をPSGで形成したならば、血ツチング
ガスyc pct5とCF4 との混合ガスを用いるス
フツタエツチング9ブラtマエツチン/に−t”スルー
ホール15を形成する。このドライエツチングでhpa
a絶縁層のみでなくムを下層配置14PliGのエツチ
ング速度とほぼ同じ工、チング速度で工、チングされる
。なお、このドライエ。
チンダでは混合ガス中のCF4tfスの割合を30ない
し50 moj %とすることが好ましい。
次に、上側配線のために蒸着によって導電体層(A4 
、 AjSl 、 AjCu 、 TI 、 Mo又は
W)161絶縁層14と表出している下側配線13の上
に形成する(第6図)、スルーホール形成と同時に工。
チンダされた下側配線の形状は絶縁層14の外形形状と
類似してなめらかな傾面となっているので、断線やステ
ツブ欠陥はほとんど発生しない、上側配線16を得るこ
とができる。もちろん、上、側配線は導電体層をホトエ
ツチングによって所定I4ターン形状とすることによっ
て作られるものである。
本発明にしたがって下側配線と層間絶縁層とで工、チン
グ速度がは埋同じようにするためには、それぞれを構成
する材料の組合せ(例えば、AA81配線と5to2絶
縁層、M(1配線とS i !N4絶縁層)に応じて工
、チングガス又はエツチング溶液の組成を適切なものと
する。
【図面の簡単な説明】
第1図および第2図は、従来のドライエツチングを利用
した多層配線層の形成方法を説明する半導体装置の概略
部分断面図であり、 第3図および第4図は、従来のつ、、トエ、チングを利
用した多層配線層の形成方法を説明する半導体装置の概
略部分断面図であり、 第5図および第6図は、本発明に係る多層配線層の形成
方法を説明する半導体装置の概略断面図である。 j−=・層間絶縁層、2・・・スルーホール、S−h側
配總、4−・・ステ、f欠陥、5・・・下側配線、6・
・・半導体基板、11・・・半導体基板、13−・下側
配線、14・・・層間絶11層、15・・・スルーホー
ル、16−・上側配線。 特許出願人 富士通株式会社 ゛  特許出願代理人 弁理士 青 木   朗 弁理士西舘和之 i士内田幸男 弁理士 山 口 紹 之 第1図 第2図 第30 5 準4回

Claims (1)

  1. 【特許請求の範囲】 1、下側配線と上側配線とを接続す畢丸めのスルーホー
    ルを眉間絶縁層に設ける工、チンダ処理を含んでいる半
    導体装置の多層配一層を形成する方法において、前記エ
    ツチングガスを前記層間絶縁層の工、チング速度と前記
    下!配線のエツチング速度とが#1ぼ等しくなる工、チ
    ンダにて行なうことを特徴とする多層配線層の形成方法
    、 52、前記下側配線がムLであ夛かつ前記層間絶縁
    層がP2Oであるときに95.エツチングガスに塩化物
    ガスと7.化物ガスとの混合ガスを使用し九ドライエ、
    チング処理を行なうことt−臀黴とする特許請求の範囲
    第1項記載の方法、、。 3、前記塩化物ガスがPCl3であり、そして前記フ、
    化物ガスがCF4でありかつその割合が10ないし90
     mot−であることを特徴とする特許請求の範囲gg
    2項記載の方法。 4、前記下側配線がム、!、fでPシかつ前記層間絶縁
    層がP2Oであるときに1、壬、チング溶液にリン酸、
    ア、化アン(ンおよび硝酸の混合液鷺使用したウエート
    エッチング処理を行なうことを特徴とする特許請求の範
    囲第1項記載の方法。
JP9975581A 1981-06-29 1981-06-29 多層配線層の形成方法 Granted JPS582043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9975581A JPS582043A (ja) 1981-06-29 1981-06-29 多層配線層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9975581A JPS582043A (ja) 1981-06-29 1981-06-29 多層配線層の形成方法

Publications (2)

Publication Number Publication Date
JPS582043A true JPS582043A (ja) 1983-01-07
JPS6364904B2 JPS6364904B2 (ja) 1988-12-14

Family

ID=14255795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9975581A Granted JPS582043A (ja) 1981-06-29 1981-06-29 多層配線層の形成方法

Country Status (1)

Country Link
JP (1) JPS582043A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59225529A (ja) * 1983-06-06 1984-12-18 Toshiba Corp 絶縁層の平坦化方法
JPS62123052A (ja) * 1985-11-25 1987-06-04 松下電工株式会社 繊維セメントスラリ−組成物
JPS63275118A (ja) * 1987-05-07 1988-11-11 Nec Corp 半導体装置の製造方法
JPH02113555A (ja) * 1988-10-21 1990-04-25 Nec Corp 半導体装置の製造方法
KR20180068859A (ko) 2016-12-14 2018-06-22 가부시키가이샤 도판 도모에가와 옵티컬 필름 광학 적층체, 편광판 및 표시 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102241020B1 (ko) * 2020-03-17 2021-04-19 (주)화승코퍼레이션 마모 진행 정도의 단계별 확인이 가능한 컨베이어 벨트

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59225529A (ja) * 1983-06-06 1984-12-18 Toshiba Corp 絶縁層の平坦化方法
JPS62123052A (ja) * 1985-11-25 1987-06-04 松下電工株式会社 繊維セメントスラリ−組成物
JPS63275118A (ja) * 1987-05-07 1988-11-11 Nec Corp 半導体装置の製造方法
JPH02113555A (ja) * 1988-10-21 1990-04-25 Nec Corp 半導体装置の製造方法
KR20180068859A (ko) 2016-12-14 2018-06-22 가부시키가이샤 도판 도모에가와 옵티컬 필름 광학 적층체, 편광판 및 표시 장치

Also Published As

Publication number Publication date
JPS6364904B2 (ja) 1988-12-14

Similar Documents

Publication Publication Date Title
JPH04329640A (ja) 配線層のドライエッチング方法
JPS582043A (ja) 多層配線層の形成方法
JPS5847852B2 (ja) 半導体装置における埋込みコンタクトの形成方法
JPS6148777B2 (ja)
JPS58110078A (ja) 半導体装置の製造方法
JPS6286715A (ja) 半導体装置の製造方法
JPH04171744A (ja) 半導体装置の製造方法
JPH01248537A (ja) 半導体集積回路
JPS5912020B2 (ja) 半導体装置の製造方法
JPS6248027A (ja) 半導体装置
JPS59112656A (ja) 半導体装置及びその製造方法
JPH03155635A (ja) 半導体装置の製造方法
JPS59232443A (ja) 半導体装置の製造方法
JPS57194551A (en) Manufacture of semiconductor device
JPS58191447A (ja) 半導体装置製造法
JPS62124741A (ja) 半導体装置の製造方法
JPS60110142A (ja) 半導体装置の製造方法
JPS6362352A (ja) 半導体装置の製造方法
JPH0379060A (ja) 半導体集積回路素子の製造方法
JPH02170526A (ja) 半導体装置の製造方法
JPS58106847A (ja) 半導体装置の製造方法
JPS5815249A (ja) コンタクトホ−ル形成法
JPH0744216B2 (ja) 半導体装置の製造方法
JPS58180042A (ja) 半導体集積回路装置
JPS6068633A (ja) 半導体装置