JPS58205261A - Ｒｏｍを用いた切替方式 - Google Patents
Ｒｏｍを用いた切替方式Info
- Publication number
- JPS58205261A JPS58205261A JP57089498A JP8949882A JPS58205261A JP S58205261 A JPS58205261 A JP S58205261A JP 57089498 A JP57089498 A JP 57089498A JP 8949882 A JP8949882 A JP 8949882A JP S58205261 A JPS58205261 A JP S58205261A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- rom
- setting
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、読出１．＋＋７用／ηす（すｌ’： ＲＯＭ
という）を用いて多重化された装置や信号１１明【）ｒ
々せるための、ｌＩ！θＭをＩＩ＋いた切替方式（て門
ス゛７）ちＣ７゛）である。
という）を用いて多重化された装置や信号１１明【）ｒ
々せるための、ｌＩ！θＭをＩＩ＋いた切替方式（て門
ス゛７）ちＣ７゛）である。
（従来技術と問題、０）
装置−やイバ吋線等シ多申化して、例えば障害時現用系
から予備系に切り替えることによって信頼度を向上する
方式は既に広く用いられている。従来、このような多重
化された装置や信号線等の切り替えは、ハードロジック
の形式で構成された切替回路をその都度配線して作成し
ていた。しかしながら、このような切替回路は作成に手
間がかかるだけでなく、何種類もの切替条件の変化に応
じて切替動作の内容を変化させることは困難である。そ
こで、切替回路Ｋ ＲＯＭを異え、複数の切替条件の組
み合わせの変化に応じて、所定の論理演算を行った結幣
が出力される、ζう（／ｒし、この出力を用いて切り替
えを行う方式が同一出願人によって既に出願されている
（′特願昭６．’＋−７ｎ ３６４号）。
から予備系に切り替えることによって信頼度を向上する
方式は既に広く用いられている。従来、このような多重
化された装置や信号線等の切り替えは、ハードロジック
の形式で構成された切替回路をその都度配線して作成し
ていた。しかしながら、このような切替回路は作成に手
間がかかるだけでなく、何種類もの切替条件の変化に応
じて切替動作の内容を変化させることは困難である。そ
こで、切替回路Ｋ ＲＯＭを異え、複数の切替条件の組
み合わせの変化に応じて、所定の論理演算を行った結幣
が出力される、ζう（／ｒし、この出力を用いて切り替
えを行う方式が同一出願人によって既に出願されている
（′特願昭６．’＋−７ｎ ３６４号）。
しかしながら、同一の切替回路に対する使用条件が異な
る陽合に、同一の切替条件に対して異なる切り替えを行
いたい帳合があるが、このような目的に対してはヒ述の
ごとき従来のＲＯＭを具えた切替回路では対応するこｋ
ができず、使用条件の違いに応じＣそれぞれ切替回路の
ＲＱＭの内容を変更しなければならなかった。
る陽合に、同一の切替条件に対して異なる切り替えを行
いたい帳合があるが、このような目的に対してはヒ述の
ごとき従来のＲＯＭを具えた切替回路では対応するこｋ
ができず、使用条件の違いに応じＣそれぞれ切替回路の
ＲＱＭの内容を変更しなければならなかった。
（発明の目的）
本発明は、このような従来技術の問題点を解決しようと
するものであって、その目的は、使用条件が変化した場
合にもＲＯＭの内容を変更する必要がなく、設定変更の
みによって使用条件の違いに対応して切り替えを行うこ
とができる方式を提供することにある。
するものであって、その目的は、使用条件が変化した場
合にもＲＯＭの内容を変更する必要がなく、設定変更の
みによって使用条件の違いに対応して切り替えを行うこ
とができる方式を提供することにある。
（発明の実施例）
第１図は本発明のＲＯＭを用いた切替方式の一実施例の
構成を示している。同図において１は１２０Ｍ、２．５
はそれぞれ設定１．設定２の使用条件設定端子・、４は
フリッププロップ、５はリレー、６はリレー５の接点で
ある。
構成を示している。同図において１は１２０Ｍ、２．５
はそれぞれ設定１．設定２の使用条件設定端子・、４は
フリッププロップ、５はリレー、６はリレー５の接点で
ある。
第１図において、使用条件設定端子２．５は端子σ−り
を接続することによっ℃“１”が出力され、端子ｈ−ｃ
を接続することによって“０″が出力される。
を接続することによっ℃“１”が出力され、端子ｈ−ｃ
を接続することによって“０″が出力される。
％ Ｔ ２ ＋ ３の出力はそれぞれ設定１．２の信号
として、・′ε牙１ぞれＲＯ７ｉ、ｆ人力１．２に入力
される。ＲＯＭ人力１，２はいずれも使用条件設定ピッ
トである。
として、・′ε牙１ぞれＲＯ７ｉ、ｆ人力１．２に入力
される。ＲＯＭ人力１，２はいずれも使用条件設定ピッ
トである。
またＲＯＡ４人力６〜６は切り替え条件入力であって、
その値はそれぞれ外部から与えられる切替条件１〜４の
信号によって定まる。
その値はそれぞれ外部から与えられる切替条件１〜４の
信号によって定まる。
ＲＯＭ １は、これらのＲＯＭ入力１〜６に対応する所
定の論理演算結果を記憶しており、与えられたＲＯＭ入
力に応じてＲＯＭ出力１，２に“１゛′または“０”を
出力する。ＲＯＭ出力１，２はそれぞれフリップフロッ
プ４のセット入力、リセット入力に接続されており、フ
リップフロップ４はＲＯＭ出力１．２によってその出力
Ｑの状態が定まる。
定の論理演算結果を記憶しており、与えられたＲＯＭ入
力に応じてＲＯＭ出力１，２に“１゛′または“０”を
出力する。ＲＯＭ出力１，２はそれぞれフリップフロッ
プ４のセット入力、リセット入力に接続されており、フ
リップフロップ４はＲＯＭ出力１．２によってその出力
Ｑの状態が定まる。
第２図はフリップフロップのセット入力およびリセット
入力とそのときの出力Ｑ、およびリレー接点の動作なら
びに信号出力の関係を示したものである。すなわちセッ
ト入力、リセット入力がともに“Ｏ”のときは、出力Ｑ
、リレー接点および信号出力はすべて前値すなわち入力
変化前の状態を保持する。セット入力が“０″、リセッ
ト入力が“１”のときは出力Ｑは“０”であり、リレー
接点はＢ −Ｃが接続されて、信号人力１が選択されて
出力される。
入力とそのときの出力Ｑ、およびリレー接点の動作なら
びに信号出力の関係を示したものである。すなわちセッ
ト入力、リセット入力がともに“Ｏ”のときは、出力Ｑ
、リレー接点および信号出力はすべて前値すなわち入力
変化前の状態を保持する。セット入力が“０″、リセッ
ト入力が“１”のときは出力Ｑは“０”であり、リレー
接点はＢ −Ｃが接続されて、信号人力１が選択されて
出力される。
セット入力が“１”、リセット入力が“０″または“１
”のときは出力Ｑは“１″であり、リレー接点はＭ −
Ｃが接続されて、信号入力２が選択されて出力される。
”のときは出力Ｑは“１″であり、リレー接点はＭ −
Ｃが接続されて、信号入力２が選択されて出力される。
また第３Ｍは使用条件を示す設定１，２の信号の値の組
み合わせと、それぞれの組み合わせに対応する、ＲＯＭ
出力１，２におけるＲＯ１ｖｆ入力６〜乙の切替論理の
一例を示している。すなわち設定１゜設定２がともに“
０″のときは、ＲＱＡ：ｆ入力３＝１．かつＲＯＭ人力
４−１の場合にＲ，ＯＡグ出力ｉ ＝、１ 、 ＲＯＭ
＆力２＝Ｄとなって、フリツブフロップ出力Ｑ−１と
なり信号入力２が選択されてイ言号出力となるが、これ
以外の場合にはＲＯＡｆ出力１ ＝ ０ 、 ＲＯＭ出
力２＝１となって信号人力１が選択されて信号出力とな
る。
み合わせと、それぞれの組み合わせに対応する、ＲＯＭ
出力１，２におけるＲＯ１ｖｆ入力６〜乙の切替論理の
一例を示している。すなわち設定１゜設定２がともに“
０″のときは、ＲＱＡ：ｆ入力３＝１．かつＲＯＭ人力
４−１の場合にＲ，ＯＡグ出力ｉ ＝、１ 、 ＲＯＭ
＆力２＝Ｄとなって、フリツブフロップ出力Ｑ−１と
なり信号入力２が選択されてイ言号出力となるが、これ
以外の場合にはＲＯＡｆ出力１ ＝ ０ 、 ＲＯＭ出
力２＝１となって信号人力１が選択されて信号出力とな
る。
また設定１が“Ｄ″であり設定２が“１”であるときは
、ＲＯＭ人力５＝−１の場合にＲＯＭ出力１＝１となっ
て信号人力２が選択されて信号出力となり、Ｔｌ０Ｍ入
力５＝Ｄ、ＲＯノｙ入力６＝１の場合にＲＯＭ出力２＝
１となって信号人力１が選択されて信号出力となり、Ｒ
ＯＭ人力５＝ＣＪ、ＲＯＭ人力６＝０の場合にＲＯＭ出
力１＝ＲＯＭ出力２＝Ｄとなってフジツブフロップ４の
出力Ｑは前値を保持し、信号出力も前の状態から変化し
ない。
、ＲＯＭ人力５＝−１の場合にＲＯＭ出力１＝１となっ
て信号人力２が選択されて信号出力となり、Ｔｌ０Ｍ入
力５＝Ｄ、ＲＯノｙ入力６＝１の場合にＲＯＭ出力２＝
１となって信号人力１が選択されて信号出力となり、Ｒ
ＯＭ人力５＝ＣＪ、ＲＯＭ人力６＝０の場合にＲＯＭ出
力１＝ＲＯＭ出力２＝Ｄとなってフジツブフロップ４の
出力Ｑは前値を保持し、信号出力も前の状態から変化し
ない。
設定１が“１″であり設定２が“０”であるときは、Ｒ
ＯＭ人力５＝１の場合にＲＯＭ出力１＝１となって信号
人力２が信号出力に選択され、ＲＯＭ人力３＝０の場合
にＲＯＭ出力２＝１となって信号人力１が信号出力に選
択され、従ってＲＯＭ人力３のみの状態に応じて動作が
定まる。
ＯＭ人力５＝１の場合にＲＯＭ出力１＝１となって信号
人力２が信号出力に選択され、ＲＯＭ人力３＝０の場合
にＲＯＭ出力２＝１となって信号人力１が信号出力に選
択され、従ってＲＯＭ人力３のみの状態に応じて動作が
定まる。
設定１．設定２がともに“１”のときは、ＲＯＭ出力１
＝１．ＲＯＭ出力２＝０に固定され、従って信号人力２
が固定的に信号出力として選択される。このような使用
条件は、切り替えの必要がない１重化構成の場合に用い
ることができるものである。
＝１．ＲＯＭ出力２＝０に固定され、従って信号人力２
が固定的に信号出力として選択される。このような使用
条件は、切り替えの必要がない１重化構成の場合に用い
ることができるものである。
今、第３図に示されたごとき切替論理を持った切替回路
を用いて、装置を１重化から２重化に変更する場合を考
える。当初１重化の状態では、設定１．設定２をともに
“１”にすることによって信号人力２が固定的に信号出
力に接続され、信号出力は信号人力２の内容がそのまま
出力される。次に信号入力が２重化されて信号人力１が
追那されたときは、設定１を“０”とし設定２を“０”
または“１”とすれば、第６図に示された切替論理に従
って信号入力が選択されて信号出力となる。
を用いて、装置を１重化から２重化に変更する場合を考
える。当初１重化の状態では、設定１．設定２をともに
“１”にすることによって信号人力２が固定的に信号出
力に接続され、信号出力は信号人力２の内容がそのまま
出力される。次に信号入力が２重化されて信号人力１が
追那されたときは、設定１を“０”とし設定２を“０”
または“１”とすれば、第６図に示された切替論理に従
って信号入力が選択されて信号出力となる。
さらに、切替回路の後段に接続される処理装置等も２重
化された場合には、切替回路も２重化することによって
これに対応することができる。第４図は切替回路を２重
化した場合の構成例を示している。同図において１１は
１重化の場合の切替回路を示し、１２は２重化によって
追加された切替回路であって、これらの切替回路の内容
は第１図に示されたものと同じである。ただし切替回路
１１においては設定１．設定２がともに“０″である場
合が示されており、これに対して追加された切替回路１
２においては、設定１を“１”とし設定２を“０″とす
るとともに、そのＲＯＭ八力６に切替回路１１のフリッ
プフロップ出力Ｑを接続し、かつ切替回路１２の信号人
力１，２はそれぞれ切替回路１１の信号人力１，２に並
列に接続する。・、′１ろ、１４はそれぞれ切替回路１
１．１２の後段に接続される処理装置である。
化された場合には、切替回路も２重化することによって
これに対応することができる。第４図は切替回路を２重
化した場合の構成例を示している。同図において１１は
１重化の場合の切替回路を示し、１２は２重化によって
追加された切替回路であって、これらの切替回路の内容
は第１図に示されたものと同じである。ただし切替回路
１１においては設定１．設定２がともに“０″である場
合が示されており、これに対して追加された切替回路１
２においては、設定１を“１”とし設定２を“０″とす
るとともに、そのＲＯＭ八力６に切替回路１１のフリッ
プフロップ出力Ｑを接続し、かつ切替回路１２の信号人
力１，２はそれぞれ切替回路１１の信号人力１，２に並
列に接続する。・、′１ろ、１４はそれぞれ切替回路１
１．１２の後段に接続される処理装置である。
第４図において、今、切替回路１１のフリップフコツブ
出力Ｑが“１″になると、処理装置１３には信号人力２
が入力される。これと同時に切替回路１２のＲＯＭ人力
６＝１となるため、第２図に示された切替論理に従って
切替回路１２のＲＯＭ出力１＝１となり、処理装置１４
にも信号人力２が選択されて入力される。すなわち切替
回路１２の切替動作は切替回路１１と同じになり、切替
回路１１は切替回路１２のスレーブとして動作する。
出力Ｑが“１″になると、処理装置１３には信号人力２
が入力される。これと同時に切替回路１２のＲＯＭ人力
６＝１となるため、第２図に示された切替論理に従って
切替回路１２のＲＯＭ出力１＝１となり、処理装置１４
にも信号人力２が選択されて入力される。すなわち切替
回路１２の切替動作は切替回路１１と同じになり、切替
回路１１は切替回路１２のスレーブとして動作する。
このように上述の本発明の一実施例によれば、装置の使
用条件の変化、すなわち信号入力および切替回路に接続
される処理装置がともに１重化の場合から、信号入力の
みが２重化された場合、さらに信号入力および処理装置
がともに２重化された場合にも、切替回路における使用
条件の設定変更のみで、切替回路におけるＲＯＭの内容
を変更することなく、そのまま対処することができる。
用条件の変化、すなわち信号入力および切替回路に接続
される処理装置がともに１重化の場合から、信号入力の
みが２重化された場合、さらに信号入力および処理装置
がともに２重化された場合にも、切替回路における使用
条件の設定変更のみで、切替回路におけるＲＯＭの内容
を変更することなく、そのまま対処することができる。
なお上述の実施例においては、使用条件は設定端子にお
ける設定によって与えられるものとしたが、本発明はこ
のような場合に限定されるものではなく、外部信号によ
って使用条件を設定するようにしてもよいことは言うま
でもない。
ける設定によって与えられるものとしたが、本発明はこ
のような場合に限定されるものではなく、外部信号によ
って使用条件を設定するようにしてもよいことは言うま
でもない。
（発明の効果）
以上説明したよう（：、本発明のＲＯＭを用いた切替方
式によれば、使用条件が変化した場合Ｃ二もＲＯＭの内
容を変更することなく、設定の変更のみ（二よって使用
条件の変化（二対芯して切り替えを行うことができると
ともに、使用条件（二対芯して数種類の切替論理を選択
することも可能なので、切替回路の適用範囲が広くなり
、また使用条件の変更が容易イニなるので甚だ効果的で
ある。
式によれば、使用条件が変化した場合Ｃ二もＲＯＭの内
容を変更することなく、設定の変更のみ（二よって使用
条件の変化（二対芯して切り替えを行うことができると
ともに、使用条件（二対芯して数種類の切替論理を選択
することも可能なので、切替回路の適用範囲が広くなり
、また使用条件の変更が容易イニなるので甚だ効果的で
ある。
第１図は本発明のＲＯＭを用いた切替方式の一実施例の
構成を示す図、第２図はフリップフロップのセット入力
、リセット入力とそのときの出力Ｑおよびリレー接点の
動作ならひ【二信号出カの関係を示す図、第６図は設定
１，２ｃ対応するＲＯＭ入力３〜乙の切替論理の一例を
示す図、第４図は切替回路を２重化した場合の構成例を
示す図である。 １・・・読出し専用メモ９ （ＲＯＭ）、２，３・・・
使用条件設定端子、４・・フリップフロップ、５・・・
リレー、６・・・リレー５の接点、１１．１２・・・切
替回路、１３．１４・・・処理装置 特許出願人 富士通株式会社
構成を示す図、第２図はフリップフロップのセット入力
、リセット入力とそのときの出力Ｑおよびリレー接点の
動作ならひ【二信号出カの関係を示す図、第６図は設定
１，２ｃ対応するＲＯＭ入力３〜乙の切替論理の一例を
示す図、第４図は切替回路を２重化した場合の構成例を
示す図である。 １・・・読出し専用メモ９ （ＲＯＭ）、２，３・・・
使用条件設定端子、４・・フリップフロップ、５・・・
リレー、６・・・リレー５の接点、１１．１２・・・切
替回路、１３．１４・・・処理装置 特許出願人 富士通株式会社
Claims (1)
- 複数の切替条件人力の組み合わせに対応する切替論理演
算結果を２憤１．た続出し専用ノそり（ＲＯＭ ）を情
え切替条件入力に応じて該ＲＯＭの内容を出力して信号
線または装置の切り替えを行うＲＯＭを用いた切替方式
において、切替条件の一部に使用条件を割り当て、使用
条件に応じて切替論理を変化させるようにしたことを特
徴とするＲＯＭを用いた切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089498A JPS58205261A (ja) | 1982-05-26 | 1982-05-26 | Ｒｏｍを用いた切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089498A JPS58205261A (ja) | 1982-05-26 | 1982-05-26 | Ｒｏｍを用いた切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205261A true JPS58205261A (ja) | 1983-11-30 |
| JPS6223334B2 JPS6223334B2 (ja) | 1987-05-22 |
Family
ID=13972421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57089498A Granted JPS58205261A (ja) | 1982-05-26 | 1982-05-26 | Ｒｏｍを用いた切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205261A (ja) |
-
1982
- 1982-05-26 JP JP57089498A patent/JPS58205261A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6223334B2 (ja) | 1987-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141472B2 (ja) | 切替制御方式 | |
| JPS6223334B2 (ja) | ||
| JPS6193711A (ja) | 遅延回路 | |
| JPS59212962A (ja) | 多要素処理装置 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| JPS6316781B2 (ja) | ||
| EP0215494A1 (en) | Two-state memory device | |
| JPS54162402A (en) | Multiple line control unit | |
| JPS6235273A (ja) | 出力バツフア試験方式 | |
| JPS6225301A (ja) | シ−ケンス制御装置 | |
| JPS62224848A (ja) | 論理回路の切換回路 | |
| JPS63292718A (ja) | ２本の制御線を有する切替制御回路 | |
| JPH0514947B2 (ja) | ||
| JPH05235281A (ja) | 半導体集積回路 | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| JPS63156422A (ja) | 双方向入出力回路 | |
| JPH04172833A (ja) | バス伝送方式 | |
| JPS6127024A (ja) | 選択回路 | |
| JPH03164852A (ja) | 集積回路 | |
| JPH02214328A (ja) | 出力制御装置 | |
| JPS6095631A (ja) | 演算方式 | |
| JPH04131842U (ja) | リレー回路 | |
| JPS63193717A (ja) | 半導体装置 | |
| JPS6146548A (ja) | 系変更制御方式 |