JPS582058A - キヤパシタ - Google Patents
キヤパシタInfo
- Publication number
- JPS582058A JPS582058A JP56100073A JP10007381A JPS582058A JP S582058 A JPS582058 A JP S582058A JP 56100073 A JP56100073 A JP 56100073A JP 10007381 A JP10007381 A JP 10007381A JP S582058 A JPS582058 A JP S582058A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- polycrystalline silicon
- electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はキャパシｐＫ於すて、限られた面積内で大容量
の得られゐ構造に関するものである。
の得られゐ構造に関するものである。
飢１図に従来の↑ヤパシタの構造のいく、つかの例を示
して説明する。
して説明する。
ＩＩＩ Ｉ ＷＪ （ａｌ ＃ｉｙす＝ｔｙ基板に拡散
された不純物と。
された不純物と。
熱酸化膜を介して形成された多結晶シリコンとで形成し
たキャパシタの構造である１例えばＮ型のシリコン基板
１にＭＪの拡散層２と、コンタクトをとるべく、より製
置の濃−ＮｆＡ拡散層３を形成する。しか１後にフィー
ルド酸化＠４を形ｌ１ＩＵＬ。
たキャパシタの構造である１例えばＮ型のシリコン基板
１にＭＪの拡散層２と、コンタクトをとるべく、より製
置の濃−ＮｆＡ拡散層３を形成する。しか１後にフィー
ルド酸化＠４を形ｌ１ＩＵＬ。
ホシ工程により窓開けを行なう。熱酸化により。
酸化１に５を形成した後、多結晶シリコン６を電極形成
する０層間絶縁１１７を全面に形広し、コンタクト用の
窓開けを行１ｋ ｖ” ＊ ム！等の配線用金属を配線
形成したものが第１図Ｅａｋである。
する０層間絶縁１１７を全面に形広し、コンタクト用の
窓開けを行１ｋ ｖ” ＊ ム！等の配線用金属を配線
形成したものが第１図Ｅａｋである。
第１図（６１１ｊ２層の多結晶シリコン層の間に酸化膜
を介することによって形成したキャパシタの構造である
。例えばシリコン基板９にフィールド酸化膜ｌＯを形成
する。１層目の多結晶シリコン１１を形成した後、熱酸
化工程により酸化＠１２を形広し。
を介することによって形成したキャパシタの構造である
。例えばシリコン基板９にフィールド酸化膜ｌＯを形成
する。１層目の多結晶シリコン１１を形成した後、熱酸
化工程により酸化＠１２を形広し。
２層目の多結晶シリコン１３を形成する。層間絶縁膜１
４を全面に形成し、コンタクト用の窓開性を行ない、五
！等の配線用金属１５を配線形成したものが第１図ｒ６
１である。このようなキャパシタの構造では、大容量を
必要とする場合、キャパシタの面積を大きくとるか、絶
縁膜を薄くする方法があるが後者の場合、耐圧が低下す
るためにｉ者の方法をとるしかな−。ところがキャパシ
タの面積を大きくとることば、チップサイズが大きくな
ることであり微細化、暮集積化の面から芳しくな込。
４を全面に形成し、コンタクト用の窓開性を行ない、五
！等の配線用金属１５を配線形成したものが第１図ｒ６
１である。このようなキャパシタの構造では、大容量を
必要とする場合、キャパシタの面積を大きくとるか、絶
縁膜を薄くする方法があるが後者の場合、耐圧が低下す
るためにｉ者の方法をとるしかな−。ところがキャパシ
タの面積を大きくとることば、チップサイズが大きくな
ることであり微細化、暮集積化の面から芳しくな込。
本発明は以上の欠点を改良しｔもので、基板と多層の多
結晶シリコンでキャパシタを形成することにエリ、小さ
な面積で大写を６得られる構造を図ったものである。以
下に本発明による製造方法の１例を説明する。第２図【
α１はＮｆｆ１のシリコン基板１に１＠ウエル２を形成
し、さらＫＮ型の拡散層３と、コｙタタＦをとゐべくよ
り製置のＩＩＩＩｂＮ型拡散層４全拡散層４ものである
。次にフィールド。
結晶シリコンでキャパシタを形成することにエリ、小さ
な面積で大写を６得られる構造を図ったものである。以
下に本発明による製造方法の１例を説明する。第２図【
α１はＮｆｆ１のシリコン基板１に１＠ウエル２を形成
し、さらＫＮ型の拡散層３と、コｙタタＦをとゐべくよ
り製置のＩＩＩＩｂＮ型拡散層４全拡散層４ものである
。次にフィールド。
酸化ｌ［５を形成し、ホシ工程によりパターン形成、を
行’＆”ｈ熱酸化１１６を形成した屯のが同図ζｂ１で
ある。１、層目の多結晶シリコンをパターン形成した後
、熱酸化１１ｇを形成したものが同図（０）である。
行’＆”ｈ熱酸化１１６を形成した屯のが同図ζｂ１で
ある。１、層目の多結晶シリコンをパターン形成した後
、熱酸化１１ｇを形成したものが同図（０）である。
さらに２層目の多結晶シリコン９をパターン形成し、全
面に層間絶縁１［１０管形放したものが同図Ｔｄ１であ
る。最後にコンタクト用の窓開性を行な論・ムｊ等の配
線用金属を配線形成したものが同図−１である。この時
、拡散層４と２層目多結晶シリコン９は接続された状態
＃Ｃある。このような構造によれば１例えば１１１図（
６）Ｋ示すように従来の構造に、より得られる容量値に
対し、同じ電極面積絶縁膜厚ならばｇｚａ（／１に示す
よう本発明で得られる構造では２つのキャパシタが並列
に接続された形Ｋｌｋｔ）、２倍の容量値が得られる。
面に層間絶縁１［１０管形放したものが同図Ｔｄ１であ
る。最後にコンタクト用の窓開性を行な論・ムｊ等の配
線用金属を配線形成したものが同図−１である。この時
、拡散層４と２層目多結晶シリコン９は接続された状態
＃Ｃある。このような構造によれば１例えば１１１図（
６）Ｋ示すように従来の構造に、より得られる容量値に
対し、同じ電極面積絶縁膜厚ならばｇｚａ（／１に示す
よう本発明で得られる構造では２つのキャパシタが並列
に接続された形Ｋｌｋｔ）、２倍の容量値が得られる。
従って、所定の容量を得るにあたや面積が半分で１＜１
高集積化を図ることができる０以上のように本発明は多
層構造により大容量が得られるキャパシタで゛ある。
高集積化を図ることができる０以上のように本発明は多
層構造により大容量が得られるキャパシタで゛ある。
Ｍ１図Ｃα１〜（ｃｋｋｌ従来のキャパシタ構造に関す
ｂものであり、第２図Ｃα１〜（７１Ｆｉ本発明による
キャパシタの製造方法及び構造を示す図である、１、Ｎ
型シリコン基板 ２．Ｐ型ウェル３ ＊ ’４−ＭＩ
Ｉ拡散層 ５ンフイールト°酸化膜６、熱酸化１［
７，多結晶−／１Ｊコン８、熱酸化膜 ９．
多結晶シリコンＩＱ、Ｐ ８ ’Ｇ等の層間絶縁膜 １１、ムｊ等の配線用金属 以 上 出願人 株式会社緻訪精工舎 代理人 弁理士 最 上 務 第１図
ｂものであり、第２図Ｃα１〜（７１Ｆｉ本発明による
キャパシタの製造方法及び構造を示す図である、１、Ｎ
型シリコン基板 ２．Ｐ型ウェル３ ＊ ’４−ＭＩ
Ｉ拡散層 ５ンフイールト°酸化膜６、熱酸化１［
７，多結晶−／１Ｊコン８、熱酸化膜 ９．
多結晶シリコンＩＱ、Ｐ ８ ’Ｇ等の層間絶縁膜 １１、ムｊ等の配線用金属 以 上 出願人 株式会社緻訪精工舎 代理人 弁理士 最 上 務 第１図
Claims (1)
- 【特許請求の範囲】 （１１Ｎ型あるい＃′ｉＰ型を有する不純物を表面近傍
に含むシリコン基板に於いて、該シリコン基板と篤１の
絶縁膜層を介してなる１層目の電極と、該１層目の電極
と第２の絶縁属層を介してなる２層目の電極を有し、該
２層目の電極と前記不純物層がコンタクトを肩すること
によって形成されることを特徴とするキャパシタ。 （２１１層目及び２層目の電極として多結晶シリコンを
一輪たことを特徴とする特許請求の範囲ｗ４１項記敞の
キャパシタ。 Ｃ３１１層目及び２層目の電極とシて、導電性を有すゐ
金属を用い霞ことを特徴とする特許請求の範囲謳１項記
載のキャパシタ。 ＋４１絶縁膜層としてシリコン酸化Ｍ１１．あるいはシ
リコン窒化膜を用いたことを特徴とする特許請求の範１
１１８１１項記載のキャバシ！。 （５） １ ｍｌ目電極としてム！を用いた場合の２層
目絶縁膜層としてアルｉすを用すたことを特徴とする特
許請求め゛範１！１１１１項記載のキャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100073A JPS582058A (ja) | 1981-06-26 | 1981-06-26 | キヤパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100073A JPS582058A (ja) | 1981-06-26 | 1981-06-26 | キヤパシタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582058A true JPS582058A (ja) | 1983-01-07 |
Family
ID=14264274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56100073A Pending JPS582058A (ja) | 1981-06-26 | 1981-06-26 | キヤパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582058A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187357A (ja) * | 1985-02-15 | 1986-08-21 | Seiko Epson Corp | 半導体装置 |
| US5658821A (en) * | 1996-09-27 | 1997-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of improving uniformity of metal-to-poly capacitors composed by polysilicon oxide and avoiding device damage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610954A (en) * | 1979-07-05 | 1981-02-03 | Nec Corp | Semiconductor device |
-
1981
- 1981-06-26 JP JP56100073A patent/JPS582058A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610954A (en) * | 1979-07-05 | 1981-02-03 | Nec Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187357A (ja) * | 1985-02-15 | 1986-08-21 | Seiko Epson Corp | 半導体装置 |
| US5658821A (en) * | 1996-09-27 | 1997-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of improving uniformity of metal-to-poly capacitors composed by polysilicon oxide and avoiding device damage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420449A (en) | Capacitor for a semiconductor device | |
| JP3251778B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0666437B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH05299601A (ja) | 半導体装置およびその製造方法 | |
| JPS582058A (ja) | キヤパシタ | |
| US4123300A (en) | Integrated circuit process utilizing lift-off techniques | |
| JPH0697109A (ja) | 半導体装置 | |
| JPH03101261A (ja) | 容量素子の形成方法 | |
| JPS5856263B2 (ja) | 半導体装置の製造方法 | |
| JP3004280B2 (ja) | 半導体メモリセル | |
| US5177592A (en) | Semiconductor device | |
| JP3057779B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPH04280469A (ja) | 半導体装置 | |
| JP2901367B2 (ja) | 半導体メモリ装置 | |
| JPH01101654A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11261074A5 (ja) | ||
| JP3288910B2 (ja) | 半導体装置の製造方法 | |
| JPH0227727A (ja) | 半導体装置 | |
| JPH0266967A (ja) | ダイナミックランダムアクセスメモリのセル構造 | |
| JPH0770684B2 (ja) | 半導体集積回路用キャパシタ | |
| JPH05251656A (ja) | 半導体メモリ装置およびその製造方法 | |
| JPH02267962A (ja) | 半導体メモリセルとその製造方法 | |
| JPH0227730A (ja) | 半導体装置 | |
| JPH02170462A (ja) | 半導体装置 | |
| JPS59178761A (ja) | 半導体装置 |