JPS5821432B2 - ハンドウタイソウチ - Google Patents

ハンドウタイソウチ

Info

Publication number
JPS5821432B2
JPS5821432B2 JP50093407A JP9340775A JPS5821432B2 JP S5821432 B2 JPS5821432 B2 JP S5821432B2 JP 50093407 A JP50093407 A JP 50093407A JP 9340775 A JP9340775 A JP 9340775A JP S5821432 B2 JPS5821432 B2 JP S5821432B2
Authority
JP
Japan
Prior art keywords
protrusion
conductor wiring
insulating
insulating substrate
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50093407A
Other languages
English (en)
Other versions
JPS5216978A (en
Inventor
藤本博昭
白ケ沢強
北廣勇
野依正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP50093407A priority Critical patent/JPS5821432B2/ja
Publication of JPS5216978A publication Critical patent/JPS5216978A/ja
Publication of JPS5821432B2 publication Critical patent/JPS5821432B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置詳しくは半導体素子の電極と外部電
極の接続に関するものである。
半導体素子と外部電極端子の接続は従来Au線あるいは
AA線を用いたワイヤボンディング法が主流であった。
この方法は仲々自動化が困難であり殆んど手作業に頼っ
ていたため、工数が犬であり半導体素子たとえばICの
コスト高の主たる原因の一つであった。
ワイヤボンディングを用いない方法としてフリップチッ
プ法がある。
このフリップチップ法は主として半導体素子側に金属バ
ンブを形成しそれを外部端子と接続する構成を取ってい
た。
従来のフリップチップ法の難点は半導体素子上で種々の
金属を蒸着メッキ、あるいはエツチングなどの処理を行
なっているだめ、工数が多く複雑になり、半導体素子に
損傷を与えるケースがしばしばあシ、また金属バンブの
高さを多く得ることは困難であった。
本発明は、半導体素子上の電極と基板上の導体配線の接
続を容易でかつ信頼性の高いものとする半導体装置を提
供するもので、以上本発明の実施例にかかる半導体装置
を提供するもので、以上本発明の実施例にかかる半導体
装置を図面とともに詳細に説明する。
第1図において、1は半導体集積回路素子、2は酸化膜
、3はAA,Coなどよりなり高さ10μ、直径50〜
150μ程度の金属突起物、4は導体配線、5はガラス
および樹脂フィルムなどよりなる耐熱性絶縁基板を示す
ものである。
この構造の装置の製造方法を説明すると、耐熱性基板5
の一生面には化学的エツチング、プラズマエッチラグあ
るいは機械的加工法などによ勺、絶縁基板5本体よシな
る高さ10μ〜50μ、直径50〜150μ程度の突起
6を形成する。
なお絶縁基板5および突起物6の材料としては、アルミ
ナ、ポリイミド樹脂などの耐熱性樹脂、ガラスなどを用
いる。
次に基板5上の突起6を有する亀にAA、Cu、Auな
どの蒸着を行ない突起6c上面を含むように導体配線4
の形成を行なう。
次に絶縁基板5の本体で形成した突起6の上面の導体配
線4上のみに選択的にAA、Cuなどでメッキを行ない
高さ10μで直径50〜150μ程度の突起物3を形成
する。
ここで選択的にメッキを形成する方法としては配線全体
にメッキを流こし、その後選択エッチを行なう方法、あ
るいは無電界メッキを選択的にあらかじめ蒸着した部分
にのみ行なう方法などがある。
次に素子1の電極を有する面を導体配線4に面して設置
し、素子1の電極と金属突起物3を超音波あるいは熱圧
着などにより電気的に接続する。
こうして第1図の構造の素子が完成する。
なお、突起物3はボンディングの方法によっては必ずし
も必要とせず、直接突起6上の導体配線と素子上の電極
とを接続してもよい。
以上の装置によれば、金属突起を用いる場合に比べ突起
6と基板5が一体化されているため、強度的に安定でか
つ突起6の製作工程も比較的簡単となシ、突起6間の間
隔をいくら小さくしても突起6間の絶縁を保つことがで
き、ショートの恐れが全くなく、突起物3および突起6
上の導体配線をきわめて小さくでき高密度な組立が可能
となるとともに、素子1の表面の損傷、基板5と素子1
の接触をなくすことができる。
つぎに本発明の他の実施例の半導体装置を第2図ととも
に説明する。
第2図において、第1図と同様のものには同一番号を付
している。
10は絶縁被膜であシ突起物6の一部および導体配線4
を被覆している。
この絶縁被膜10はフッ素系の樹脂あるいはポリイミド
樹脂、CVD法によるS r o2膜などが用いられる
この被膜10を形成する工程は導体配線4を形成した後
に行なうがあるいは金属突起3を形成したる後に行なう
前者の場合は特に被膜10が電気メッキの突起3の形成
時マスク効果の働らきを行なうので有利である。
この実施例の装置によれば、導体が配線4、絶縁被膜1
0で被覆されているため、導体配線4間どうしの短絡あ
るいはリーク現象が起りにくい。
また、工程で取扱う際、ピンセットなどの工具により導
体配線4に機械的に傷をつける事が著るしく減少する。
さらにこの構造によれば絶縁被膜10上に更に第2の導
体配線を施こして多層配線構造を得ることが可能となる
デ さらに、本発明のさらに他の実施例の半導体装置
を第3図とともに説明する。
第3図において、第1,2図と同一のものには同一番号
を付している。
20はガラス及び樹脂フィルムなどの耐熱性絶縁基板5
と膨張係数及び化学的、物理的エッチ0ングレートなど
の異なる高さ10〜50μ、直径50〜150μ程度の
絶縁突起物を示すものである。
この装置の製造方法を説明すると、まず最初に耐熱性絶
縁基板5の一生面に、絶縁基板5と膨張5係数及び化学
的、物理的エツチングレートなどの異なる絶縁物を塗布
し、不要部分を化学的エツチングなどを行いこの絶縁物
で高さ10〜50μ及び直径50〜150μ程度の上記
突起物20を形成する。
ここで絶縁基板5上に膨張係数及び化学9的、物理的エ
ツチングレートの異なる絶縁物を塗布するのに3つの主
たる理由がある。
第1に化学的、物理的エツチングレートの違いから、絶
縁物で形成した突起物20の高さを一定にすることがで
きるためである。
5 第2に、例えば絶縁基板5をガラスとし突起物20
をガラスとシリコンの中間的な膨張係数をもつ軟らかく
て可とり件のある材料ポリイシド樹脂、テフロン樹脂、
あるいはシリコーン樹脂などを用いれば多少の温度変化
が生じても、絶縁基板5とノ突起物20が緩衝しガラス
のクラック及び損傷などを防ぎ信頼性を高めるためであ
る。
第3に、化学的、物理的エツチングレートが異なること
により、絶縁物で形成した突起物20の高さを最初に塗
布する絶縁物の層の厚さによって1容易にきめることが
できるためである。
さて、次に絶縁基板5上の突起物20を有する面にAA
、Cuなどで蒸着を行い突起物20上面を含み導体配線
4を形成する。
次に突起物20上面の導体配線4上のみに、シAA、C
uなどでメッキを行い高さ10μ、直径50〜150μ
程度の金属突起物3を形成する。
この突起物3はボンディング方法によっては必らずしも
必要としない。
最後に、素子1の電極を有する面を導体配線4に面して
設置し、素子1の電極と金属突起物3を超音波あるいは
熱圧着などによシミ気的に接続する。
この第3図の装置は耐熱性絶縁基板5上に形成が容易な
絶縁突起物20で必要な高さを形成しているため、金属
突起物3の高さはわずかでよい。
また、耐熱性絶縁基板5と絶縁突起物20との膨張係数
及び化学的、物理的エツチングレート等が異なることに
よシ、前述したごとく絶縁突起物20の高さを最初に塗
布する絶縁物の層の厚さによってきめることができ一定
にすることができるとともに、突起物20の緩衝作用に
よシ温度変化による損傷を防ぎ信頼性を高めることがで
きる。
以上のような本発明の半導体装置は、半導体素子と基板
上の相互配線とを信頼性良く、容易に高密度に行うこと
ができ、半導体装置組立工程においてすぐれた効果を奏
するものである。
【図面の簡単な説明】
第し2,3図はそれぞれ本発明の実施例にかかる半導体
装置の構造断面図である。 1・・・・・・半導体集積回路素子、2・・・・・・酸
化膜、3・・・・・・金属突起物、4・・・・・・導体
配線、5・・・・・・耐熱性絶縁基板、6・・・・・・
突起、10・・・・・・絶縁被膜、20・・・・・・絶
縁突起物。

Claims (1)

  1. 【特許請求の範囲】 1 耐熱性絶縁基板の一方の主面にこの基板の一部よ勺
    なる突起と導体配線を形成し、さらに該絶縁上記突起上
    に設置された金属層により、上記導体配線と上記導体配
    線に面して設置された半導体素子電極とを電気的に接続
    したことを特徴とする半導体装置。 2 上記導体配線を絶縁性被膜で覆ったことを特徴とす
    る特許 体装置。 3 耐熱性絶縁基板上にこの絶縁基板とは異なる絶縁性
    突起物を形成し、上記絶縁基板上に形成された導体配線
    の一部を前記突起物の頂上部にまで延設し、かつ上記絶
    縁性突起物の頂上部の導体配線上に被着形成された金属
    層と上記絶縁基板に面して設置された半導体素子上の電
    極を接続したことを特徴とする半導体装置。
JP50093407A 1975-07-30 1975-07-30 ハンドウタイソウチ Expired JPS5821432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50093407A JPS5821432B2 (ja) 1975-07-30 1975-07-30 ハンドウタイソウチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50093407A JPS5821432B2 (ja) 1975-07-30 1975-07-30 ハンドウタイソウチ

Publications (2)

Publication Number Publication Date
JPS5216978A JPS5216978A (en) 1977-02-08
JPS5821432B2 true JPS5821432B2 (ja) 1983-04-30

Family

ID=14081433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50093407A Expired JPS5821432B2 (ja) 1975-07-30 1975-07-30 ハンドウタイソウチ

Country Status (1)

Country Link
JP (1) JPS5821432B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448437A (en) * 1987-08-19 1989-02-22 Oki Electric Ind Co Ltd Electrode structure
JP2008039629A (ja) * 2006-08-08 2008-02-21 Kawasaki Heavy Ind Ltd 超音波探傷装置及びそれを用いた超音波探傷方法

Also Published As

Publication number Publication date
JPS5216978A (en) 1977-02-08

Similar Documents

Publication Publication Date Title
US3952404A (en) Beam lead formation method
US4784972A (en) Method of joining beam leads with projections to device electrodes
US4486945A (en) Method of manufacturing semiconductor device with plated bump
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
JP2526007B2 (ja) 半導体チップへの電気的相互接続を形成するための構造および方法
US6307261B1 (en) Method for the manufacturing of a semiconductor device which comprises at least one chip and corresponding device
JP2002134658A (ja) 半導体装置及びその製造方法
JPH0357618B2 (ja)
JPH05251455A (ja) 半導体装置
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
JPS60134442A (ja) 半導体デバイス
JPS5821432B2 (ja) ハンドウタイソウチ
JPS59229850A (ja) 半導体装置
JPS61214444A (ja) 半導体装置
JPH0714028B2 (ja) 立体型半導体装置の製造方法
JPH0697663B2 (ja) 半導体素子の製造方法
JP2721580B2 (ja) 半導体装置の製造方法
JPS5950544A (ja) 多層配線の形成方法
GB2074793A (en) Thin film circuit assembly
JPS6149452A (ja) 半導体素子
JPH02168640A (ja) 異なる基板間の接続構造
JPH03190240A (ja) 半導体装置の製造方法
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
JPS61272941A (ja) 半導体基板の結合方法
JPH05109725A (ja) 半導体装置及び半導体装置の製造方法