JPS58214978A - ペ−ジ編集方式 - Google Patents

ペ−ジ編集方式

Info

Publication number
JPS58214978A
JPS58214978A JP57097651A JP9765182A JPS58214978A JP S58214978 A JPS58214978 A JP S58214978A JP 57097651 A JP57097651 A JP 57097651A JP 9765182 A JP9765182 A JP 9765182A JP S58214978 A JPS58214978 A JP S58214978A
Authority
JP
Japan
Prior art keywords
mask
memory
data
character
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57097651A
Other languages
English (en)
Inventor
Hirotoshi Inao
稲尾 博俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57097651A priority Critical patent/JPS58214978A/ja
Publication of JPS58214978A publication Critical patent/JPS58214978A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明は、プリンタ制御装置等において、1ペ一ジ分の
文字パターンデータを紙面イメー?でメモリ上に編集す
るページ編集方式に関する。
従来技術 プリンタ制御装置は、中央処理装置から送られてくる文
字コードに対応した文字パターンアドレスを求めて、文
字パターンメモリをアクセスし、対応の文字パターンを
読み出してプリンタに出力するが、これには大きく分け
て2つのタイプがある。
1つは、文字パターンメモリを読み出し、ラスタデータ
に変換しながら順次プリンタに送出するものである。も
う1つは、いわゆるページバッファ方式のもので、1ペ
一ジ分の文字パターンデータの紙面イメージをメモリ上
に一旦編集(ページ編集)シ、その後にこのメモリの内
容をプリンタへ送出する。
前者はスピードは期待できるが、印字機能は単純なもの
しか実現できない。
一方、後者のページバッファ方式は、スピードは遅いが
、メモリ上に好きなように文字パターンを割り付けるこ
とができるので、いろいろな機能の印字が可能である。
ところで、ベージバッファ方式のプリンタ制御装置にお
いては、ページ編集の際に、ビット単位のメモリアドレ
スに文字パターンを割り付けなければならない。しかる
に、一般にメモリはアクセス単位で区切られており、メ
モリの書き込み、読み出しはこのデータ巾で行なわなけ
ればならない。
メモリのアドレスもこのアクセス単位につけられている
と言って良い。このアクセス単位は、少なくとも1バイ
ト以上である。したがって、もしビット単位にアクセス
しようとすれば、ビットアドレス処理が必要となる。ビ
ットアドレス処理は、ページバッファの内容と文字パタ
ーンデータをオアすることで実現するが、不要なデータ
をオアしないようにマスクによってデータを保証してや
る必要がある。
これについて、第6図により説明する。なお、メモリア
クセス単位を2バイトとする。
今、文字パターンメモリからCGアドレスで示される文
字パターン101を、ページノくツファメモIJ(PB
)losの図示の割り付はアドレスから割り付けるもの
とする。まず文字ノ(ターンをメモリアクセス単位で読
み出し、CGワークAレジスタ106にセットする。C
GワークAレジスタ106を、PBの図示したビットア
ドレス分シフトしてCGワークBレジスタ107にセッ
トする。PHの内容をメモリアクセス単位で読み出して
、PBワークAレジスタ108にセットする。PBワー
クAレジスタ108とマスクレジスタ104のアンドを
とって、PBワークBレジスタ105にセットする。C
GワークBレジスタ107とPBワークBレジスタ10
5のアンドをとって、PBワークCレジスタ108にセ
ットする。PHワークCレジスタ108をページバッフ
ァ9に格納する。以上の説明はマスクの第1ワードにつ
いて行なったが、このような処理は、各マスクの最終ワ
ードでも必要となる。
従来のページバッファ方式のプリンタ制御装置において
は、マスク毎に上記の様なマスクデータ2 を作成して
ビットアドレス処理を行なっている。
このため、漢字パターンのような縦方向のドツト数、つ
まりマスク数の多い文字パターンを扱う場合、マスク作
成時間が増大して割り付は処理が遅れ、ページ編集処理
、ひいては印刷速度の低下を招いている。
発明の目的 本発明の目的は、前述したようなページバッファ方式の
プリンタ制御装置等において、ページ編集を高速に行な
うためのページ編集方式を提供するにある。
文字パターンの割り付けは、マスク毎にページバッファ
メモリの横幅分だけ増加した新しいアドレスから割り付
けが行なわれていくため、ビットアドレス処理を各マス
ク毎にその都度性なわなければならない。ビットアドレ
ス処理には、ビットアドレスの境界を教えるためマスク
データが必要である。このマスクデータは、マスクの割
り付はアドレスとデータ転送数によってつくられるわけ
であるが、従来のようにラスタ毎にアドレスがかわると
、ラスタデータの転送のたびにマスクデータをつくらな
ければならない。マスク数は、文字パターンの縦方向の
ビット数であるため数が多く、本しマスクの作成をプロ
グラムでやった場合は、マスク数倍だけステップ数が増
えてしまい割り付は処理時間が増加してしまう。
本発明にあっては、ページバッファの横幅をメモリアク
セスのデータ幅の整数倍にする。このようにすれば、マ
スク開始のワード内アドレスは各マスク毎に同じになり
、またマスク長は各マスク共通であるため、終了アドレ
スも同じになる。したがって、各マスクのビットアドレ
ス処理も共通で良い。ビットアドレス処理に使うマスク
データも各ラスタ毎につくる必要はなくなる。
本発明はこういう見地から、割り付は処理に先立ち、文
字サイズと割り付はアドレスがわかった時点で、マスク
データを作成してマスクメモリに格納しておき、その後
、割り付は処理を開始する。
割り付は処理では、各マスクのデータ転送ルーチンで必
要に応じてマスクデータをマスクメモリから読み出して
使うことで、走行頻度の高いラスタデータ転送ルーチン
からマスク作成処理ステップを削除し、割り付は処理速
度を向上し、ページ編集時間を短縮する。
発明の実施例 以下、本発明の一実施例を第1図ないし第5図により説
明する。
第1図は、本発明のページ編集方式を適用したページバ
ッファ方式のプリンタ制御装置の構成を示すブロック図
である。プリンタ制御装置2の主制御回路委は、中央処
理装置lから1ペ一ジ分の文字コードを受取り、文字コ
ードに対応した文字パターンアドレスを求める。1ペ一
ジ分の文字コードに対応した文字パターンアドレスを求
めると、主制御回路4は1文字毎に、文字割り付は回路
5に対し割り付はパラメータを渡し、起動する。
主制御回路4の起動を受けた文字割り付は回路5は、マ
スク作成制御回路9に割り付はパラメータを与えてマス
クデータを作成させ、それをマスクメモIJ I Oに
格納する。マスクの作成が終了すると文字割し付は回路
5は、主制御回路4で求めた文字パターンアドレスにし
たがって文字パターンメモリ6から該当する文字パター
ンを読み出しページバッファメモリ7に割り伺けを行な
う。この際、各マスクの最初のワードと最後のワードの
割ね付けのためのビットアドレス処理を行う時、マスク
処理制御回路11によってマスクメモリ10を読み出し
てマスク処理を行う。
主制御回路4は、1ペ一ジ分の割り付けを終了すると、
プリンタ出力回路8を起動して、ページバッファメモリ
?の内容をプリンタ装置8に出力させる。
次に第2図で、文字割り付は方法とパラメータの説明を
行なう。文字パターンメモリ6には、文字パターンメモ
リアドレス22の位置からラスク順に文字パターンが格
納されている。文字サイズ28によって、マスクのデー
タ数とマスク数が規定される。上記のように格納されて
いる文字パターンをページバッファメモリ7のページバ
ッファアドレスz5の位置に第2図のように割り付ける
。
第2ラスク以降のページバッファアドレスは、ページバ
ッファ横サイズ26によって計算される。
次に、文字割り付は回路4の動作の詳細を第8図と第4
図に示す。ただし、理解しやすくするため、ページバッ
ファの割り付はアドレスのワード内ビットアドレスを1
2ビツト、マスク長を5バイト、CGアドレス2バイト
境界とする。
第8図の割り付は処理の流れ図に示すように、文字割り
付は回路4は主制御回路4から起動されると、まず主制
御回路4からパラメータを受取る。
次に、パラメータからマスクデータを作成してマスクメ
モリに格納する。作成するマスクデータは、MA8に−
A、MASK−B、MASK−C,MASK−Dの4攬
類である。MASK−Aは、ラスタ第1ワードのPBマ
スクであり、割り付は開始アドレス以前のページバッフ
ァメモ1λ7の内容を保証するためにある。MA8に−
Bは、マスクの最後から2番目のPBマスクであり、割
り付は終了アドレス以降のページバッファメモリ7の内
容を保証するだめのものぞある。MASK−Cは、MA
SK−Bと同撮であり、PB割り付はアドレスとマスク
長の関係で、最終マスクが次のワードにずれ込んだ場合
のマスクである。MA8に−Dは、マスクの最後のCG
マスクであり、CGの処理中ラスタの末尾から次のマス
クのデータを切り落すだめのマスクである。マスクデー
タの作成が終了すると■の経、路、を通って、ページノ
くツ7アの1ワードが格納される。この第1ワードの格
納処理の群細を第4図で説明する。
文字パターンメモIJ(CG)6の■と@の部分を読み
出し、左から0をつめながら12ビツトシフトを行ない
■のみを残す。ベージノ(ソファメモリ(PB)7の最
初の1ワードを読み出し、シフト後の0部分を0にし、
第4図の斜線部をそのまま残すようなMA8に−Aとア
ンドを取り、その結果と、シフト後の■のデータケオア
して格納すると、第1ワードの割り付けが完了である。
次の2バイトの処理は、第8図の■の経路で行なわれ、
第杢図の@、θのデータがベージノ(ソファメモリに格
納される。
CGの■とOのデータの処理は、第8図の◎の経路で行
なわれる。CGの■と6のデータを読み出したとき、第
4図に斜線部で示す次のラスタをMASK−Dをオール
0とする。PBのOと■に和尚する部分を読み出し、M
ASK−Bとアンドをとる。このケースでは、MASK
−8はオール0である。アンドをとった結果とCGの@
と■をオアしてPBK格納する。次に、PBの6の部分
を読み出しMA8に−Cとアンドをとって、θの部分を
0にして、斜線の部分を保証し、CGの6をオアして、
最終ワードをPBに格納する。以上の処理をラスク分だ
けくり返して、1文字の割り付けを行う。
第5図はマスクデータの作り方の説明図で、(イ)はM
ASK−Aの作成、(ロ)はMASK−B、C,Dの作
成を説明する図である。MASK−Aは第5図(()K
示すように、左から1をつめながら、PBアドレスワー
ド内端数ビット数だけシフトしで作る。MARK−B、
C,Dは第5図(ロ)に示すように、CGの残り2バイ
ト端数ビツト数と、PBアドレスワード内端数ピット数
のシフトによってつくる。
発明の効果 本発明は以上に詳述した如くであり、割り付は処理時間
を短縮してページ編集処理を高速化できる。したがって
本発明をプリンタ制御装置に適用すれば、従来のページ
バッファ方式の装置よりも印刷速度を高速化できる。
【図面の簡単な説明】
第1図は本発明を実施したプリンタ制御装置のブロック
図、第2図は文字割り付は方法とパラメータの説明図、
第8図は文字割り付は回路の動作流れ図、第4図はマス
クの使い方の説明図、第5図はマスクの作り方の説明図
、第6図はビットアドレス処理の説明図である。 l・・・中央処理装置、2・・・プリンタ制御装置、8
・・・プリンタ装置、4・・・主制御回路、5・・・文
字割り付は回路、6・・・文字パターンメモリ、7・・
・ページバックアメモリ、8・・・プリンタ出力回路、
9・・・マスク作成制御回路、lO・・・マスクメモリ
、ll・・・マスク処理制御回路。

Claims (1)

    【特許請求の範囲】
  1. (1)ページバックアメモリ上に1ペ一ジ分の文字パタ
    ーンデータを紙面イメージで編集するページ編集方式に
    おいて、前記ページバッファメモリの横幅をメモリアク
    セスデータ幅の整数倍とし、文字パターンデータの前記
    ページバッファメモリへの割抄付けを開始する面に、文
    字パターンデータの割り付は処理に伴なうビットアドレ
    ス処理に必要なマスクデータを作成してマスクメモリに
    格納し、その後、文字パターンデータの前記ページバッ
    ファメモリへの割り付は処理を実行し、その際のビット
    アドレス処理の実行に必要なマスクデータは前記マスク
    メモリより読み出すことを特徴とするページ編集方式。
JP57097651A 1982-06-09 1982-06-09 ペ−ジ編集方式 Pending JPS58214978A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57097651A JPS58214978A (ja) 1982-06-09 1982-06-09 ペ−ジ編集方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57097651A JPS58214978A (ja) 1982-06-09 1982-06-09 ペ−ジ編集方式

Publications (1)

Publication Number Publication Date
JPS58214978A true JPS58214978A (ja) 1983-12-14

Family

ID=14197988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57097651A Pending JPS58214978A (ja) 1982-06-09 1982-06-09 ペ−ジ編集方式

Country Status (1)

Country Link
JP (1) JPS58214978A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205269A (ja) * 1987-02-23 1988-08-24 Omron Tateisi Electronics Co プリンタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58192078A (ja) * 1982-05-06 1983-11-09 株式会社リコー ビツト・イメ−ジ・メモリ処理方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58192078A (ja) * 1982-05-06 1983-11-09 株式会社リコー ビツト・イメ−ジ・メモリ処理方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205269A (ja) * 1987-02-23 1988-08-24 Omron Tateisi Electronics Co プリンタ

Similar Documents

Publication Publication Date Title
US4195338A (en) Computer typesetting
JPH0378651B2 (ja)
CN114816856A (zh) 一种数据备份方法、装置、设备及可读存储介质
JP2740568B2 (ja) 印刷装置
JP3029136B2 (ja) 出力方法及び装置
JPH0430074B2 (ja)
JPH0480833B2 (ja)
JPS58139243A (ja) 文字デ−タ処理装置
JP2025128752A (ja) 画像形成装置及び画像処理方法
JPH03114856A (ja) プリンタデータ管理方式
JPH051491B2 (ja)
JP2728916B2 (ja) 文字処理装置及び方法
JP3323019B2 (ja) プリンタ制御装置
JPH06100905B2 (ja) パターン出力方法
JPH07256949A (ja) プリンタ装置
JPS60132271A (ja) 塗り潰し処理方式
JP2005119219A5 (ja)
JPH05138955A (ja) 印字装置
JPH023832A (ja) 書式なし入出力文を含む原始プログラム翻訳方式
JPH0433872A (ja) 印刷装置
JPS6375788A (ja) ドツトパタ−ン格納方式
JPS6328662A (ja) 横罫線の印刷方式
Howe ISOPAR, a New and Improved Sympolic Optimizing Assembly Routine for the IBM 650
JPH0751365B2 (ja) 文書作成装置及びルビ出力方法
JPH03164278A (ja) 印字装置