JPS5821855B2 - サドウゾウフクカイロ - Google Patents
サドウゾウフクカイロInfo
- Publication number
- JPS5821855B2 JPS5821855B2 JP50148842A JP14884275A JPS5821855B2 JP S5821855 B2 JPS5821855 B2 JP S5821855B2 JP 50148842 A JP50148842 A JP 50148842A JP 14884275 A JP14884275 A JP 14884275A JP S5821855 B2 JPS5821855 B2 JP S5821855B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- constant current
- transistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、半導体集積回路化に適した高入力インピー
ダンスの差動増幅回路に関するものである。
ダンスの差動増幅回路に関するものである。
第１図は従来の差動増幅回路の一例を示し、図において
、Ｑｉ 、Ｑ２は差動対を構成するトランジスタ、Ｑａ
、Ｑ４はトランジスタＱｉ 、Ｑ２の負荷であるカレ
ントミラー形の定電流回路を構成するトランジスタで、
トランジスタＱ１ 、Ｑ２゜Ｑ３．Ｑ、によって差動増
幅器ＤＡが構成されている。
、Ｑｉ 、Ｑ２は差動対を構成するトランジスタ、Ｑａ
、Ｑ４はトランジスタＱｉ 、Ｑ２の負荷であるカレ
ントミラー形の定電流回路を構成するトランジスタで、
トランジスタＱ１ 、Ｑ２゜Ｑ３．Ｑ、によって差動増
幅器ＤＡが構成されている。
Ｅ７．Ｅ２は入力信号、Ａは定電流回路、Ｂは外部供給
電源、０は出力端子である。
電源、０は出力端子である。
第１図において、トランジスタＱ、、Ｑ２の特性を揃え
ておき入力信号Ｅ１．Ｅ２を同一電圧にすると、トラン
ジスタＱ１． Ｑ２のコレクタ電流ＩＣ１ｊ ＩＣ２、
ベース電流ＩＢ１ｊ Ｉｎ２は平衡し次式％式％ 但し、■ｏは定電流回路Ａから供給される定電流である
。
ておき入力信号Ｅ１．Ｅ２を同一電圧にすると、トラン
ジスタＱ１． Ｑ２のコレクタ電流ＩＣ１ｊ ＩＣ２、
ベース電流ＩＢ１ｊ Ｉｎ２は平衡し次式％式％ 但し、■ｏは定電流回路Ａから供給される定電流である
。
次に、トランジスタＱ１．Ｑ２の直流電流増幅率をｈＦ
Ｆ、７．ｈ□２とすると各々のベース電流は下記の如く
示される。
Ｆ、７．ｈ□２とすると各々のベース電流は下記の如く
示される。
とこで、トランジスタＱｔ 、Ｑ２０ベースからみた入
力インピーダンスＺｉｎは で示され、この入力インピーダンスＺｉｎを高くするに
はベース電流■８を小さくすることが必要であり、その
だめにはトランジスタＱ１．Ｑ２の直流電流増幅率ｈＦ
Ｅ□、ｈゆ２を大きくするか、あるいは定電流■。
力インピーダンスＺｉｎは で示され、この入力インピーダンスＺｉｎを高くするに
はベース電流■８を小さくすることが必要であり、その
だめにはトランジスタＱ１．Ｑ２の直流電流増幅率ｈＦ
Ｅ□、ｈゆ２を大きくするか、あるいは定電流■。
を小さくすればよい。直流電流増幅率ｈＦＥ１ｊ ｈＦ
Ｅ２を大きくし、更に入力インピーダンスＺｉｎを高く
するには定電流■。
Ｅ２を大きくし、更に入力インピーダンスＺｉｎを高く
するには定電流■。
を小さくすることが必要となる。
定電流■。を小さくするには、定電流回路Ａに非常に大
きな抵抗値を必要とし、特に半導体集積回路化する場合
には、チップサイズ拡大の原因となり、その価格も高価
なものとなる。
きな抵抗値を必要とし、特に半導体集積回路化する場合
には、チップサイズ拡大の原因となり、その価格も高価
なものとなる。
この発明は前述のような従来の欠点を解消するためなさ
れたものであり、定電流回路から電流を受けるトランジ
スタ差動増幅器に、定電流側路回路を並列に接続し、上
記定電流回路からの電流の殆んどを上記定電流側路回路
に流すようにすることにより、容易に高入力インピーダ
ンスを得ることのできる差動増幅回路を提供するもので
ある。
れたものであり、定電流回路から電流を受けるトランジ
スタ差動増幅器に、定電流側路回路を並列に接続し、上
記定電流回路からの電流の殆んどを上記定電流側路回路
に流すようにすることにより、容易に高入力インピーダ
ンスを得ることのできる差動増幅回路を提供するもので
ある。
以下、この発明の一実施例を第２図を用いて説明する。
第２図に示した差動増幅回路は半導体集積回路化されて
おり、図において、Ｑｌ 、Ｑ２は差動対を構成する第
１、第２のトランジスタ、Ｑ、、 、Ｑ。
おり、図において、Ｑｌ 、Ｑ２は差動対を構成する第
１、第２のトランジスタ、Ｑ、、 、Ｑ。
は上記第１、第２のトランジスタ、Ｑ３． Ｑ、 ハト
ランジスタＱ１．Ｑ２の負荷であるカレントミラー形の
定電流回路を構成する第３、第４のトランジスタで、こ
れらのトランジスタＱ１ 、Ｑ２゜Ｑ３ 、Ｑ４により
差動増幅器ＤＡが構成される。
ランジスタＱ１．Ｑ２の負荷であるカレントミラー形の
定電流回路を構成する第３、第４のトランジスタで、こ
れらのトランジスタＱ１ 、Ｑ２゜Ｑ３ 、Ｑ４により
差動増幅器ＤＡが構成される。
Ｑ、は定電流側路回路を構成する第５のトランジスタで
、そのベースはトランジスタＱ３． Ｑ、のベースと共
通に接続されている。
、そのベースはトランジスタＱ３． Ｑ、のベースと共
通に接続されている。
Ｅｌ、Ｅ２は入力信号、Ａは定電流回路、Ｂは外部供給
電源、０は差動増幅器ＤＡの出力端子である。
電源、０は差動増幅器ＤＡの出力端子である。
第２図において、入力信号Ｅ１．Ｅ２を同一電圧にして
、トランジスタＱ１ 、Ｑ２を平衡させ、トランジスタ
Ｑａ 、、Ｑ４のベースエミッタ接合面積Ｓ３． Ｓ、
が同一面積とすると、トランジスタＱ３． Ｑ４を流れ
る電流は同一となる。
、トランジスタＱ１ 、Ｑ２を平衡させ、トランジスタ
Ｑａ 、、Ｑ４のベースエミッタ接合面積Ｓ３． Ｓ、
が同一面積とすると、トランジスタＱ３． Ｑ４を流れ
る電流は同一となる。
次にトランジスタＱ５のベース−エミッタ接合面積Ｓ、
とすれば、トランジスタＱ３． Ｑ、 、Ｑ５に流れる
電流Ｉ３． Ｉ、 、 Ｉ、は下記の如く示される
。
とすれば、トランジスタＱ３． Ｑ、 、Ｑ５に流れる
電流Ｉ３． Ｉ、 、 Ｉ、は下記の如く示される
。
但し、Ｉｏは定電流回路Ａから供給される定電流である
。
。
次に、トランジスタＱｉ 、Ｑ２の直流電流増幅率をｈ
ＦＥｌ ｔ ｈＦＥ２とすれば、トランジスタＱ１゜Ｑ
２′）ゝ−７電流ＩＢＩ・ＩＢ２は となり、トランジスタＱ１．Ｑ２は平衡しているので、 となる。
ＦＥｌ ｔ ｈＦＥ２とすれば、トランジスタＱ１゜Ｑ
２′）ゝ−７電流ＩＢＩ・ＩＢ２は となり、トランジスタＱ１．Ｑ２は平衡しているので、 となる。
ここでトランジスタＱ、、Ｑ２０ベースからみた入力イ
ンピーダンスＺｉｎは で示され、入力インピーダンスＺｉｎを高くするには、
ベース電流■３ を小さくすることが必要である。
ンピーダンスＺｉｎは で示され、入力インピーダンスＺｉｎを高くするには、
ベース電流■３ を小さくすることが必要である。
それには、定電流■。および直流増幅率りゆを一定とす
ると、トランジスタＱ３．Ｑ４のベース−エミッタ接合
面積Ｓ３．Ｓ４に比べて、トランジスタＱ、のベース−
エミッタ接合面積Ｓ、を大きくすればよく、例えばＳ３
：Ｓ、＝１：５にすると従来の回路に比較して■３は
約１／１ｏとなり、入力インピーダンスＺｉｎは約１０
倍になる。
ると、トランジスタＱ３．Ｑ４のベース−エミッタ接合
面積Ｓ３．Ｓ４に比べて、トランジスタＱ、のベース−
エミッタ接合面積Ｓ、を大きくすればよく、例えばＳ３
：Ｓ、＝１：５にすると従来の回路に比較して■３は
約１／１ｏとなり、入力インピーダンスＺｉｎは約１０
倍になる。
この発明は、以上説明したバイポーチ形半導体集積回路
の実施例に限らず、ＭＯ８形半導体集積回路、バイポー
ラトランジスタ回路、ＭＯＳ）ランジスタ回路にも適用
でき、民生用あるいは工業用の電子回路に巾広く用いる
ことができ、例えば高入力インピーダンスを要する増幅
回路、インピーダンス変換回路に実施できる。
の実施例に限らず、ＭＯ８形半導体集積回路、バイポー
ラトランジスタ回路、ＭＯＳ）ランジスタ回路にも適用
でき、民生用あるいは工業用の電子回路に巾広く用いる
ことができ、例えば高入力インピーダンスを要する増幅
回路、インピーダンス変換回路に実施できる。
以上のように、この発明によれば定電流回路からの電流
を受けるトランジスタ差動増幅器に並列に、上記電流の
殆んどを流す定電流側路回路を接続したので、定電流回
路に高抵抗を用いることなく高入力インピーダンスの差
動増幅回路を容易に実現でき、また、この回路は半導体
集積回路化するに際し極めて都合よく、チップサイズの
縮小化を図る上で非常に有効である。
を受けるトランジスタ差動増幅器に並列に、上記電流の
殆んどを流す定電流側路回路を接続したので、定電流回
路に高抵抗を用いることなく高入力インピーダンスの差
動増幅回路を容易に実現でき、また、この回路は半導体
集積回路化するに際し極めて都合よく、チップサイズの
縮小化を図る上で非常に有効である。
第１図は従来の差動増幅回路を示す回路図、第２図はこ
の発明に係る差動増幅回路の一実施例を示す回路図であ
る。 図中、ＤＡは差動増幅器、Ｑｌ ｐ Ｑ２ ｐ Ｑ３
ｔＱ、はそれぞれ第１、第２、第３、第４のトランジス
タ、Ｑ５は定電流側路回路の第５のトランジスタ、Ｅｌ
、Ｅ２は入力信号、Ａは定電流回路、Ｂは外部供給電源
、Ｏは出力端子である。 なお、図中同一符号は同−又は相当部分を示す。
の発明に係る差動増幅回路の一実施例を示す回路図であ
る。 図中、ＤＡは差動増幅器、Ｑｌ ｐ Ｑ２ ｐ Ｑ３
ｔＱ、はそれぞれ第１、第２、第３、第４のトランジス
タ、Ｑ５は定電流側路回路の第５のトランジスタ、Ｅｌ
、Ｅ２は入力信号、Ａは定電流回路、Ｂは外部供給電源
、Ｏは出力端子である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- １ 差動対を構成しそれぞれのベースに入力信号が入力
される第１、第２のトランジスタ及び該第１、第２のト
ランジスタの負荷であるカレントミラー形の定電流回路
を構成する第３、第４のトランジスタにより構成された
差動増幅器と、ベースが上記第３、第４のトランジスタ
のベースと共通に接続されコレクタが上記第１、第２の
トランジスタのエミッタと共通に接続され後述する定電
流の殆んどが流れる定電流側路回路を構成する第５のト
ランジスタと、上記第１、第２および第５のトランジス
タの全体に定電流を供給する１つの定電流回路とを備え
たことを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50148842A JPS5821855B2 (ja) | 1975-12-12 | 1975-12-12 | サドウゾウフクカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50148842A JPS5821855B2 (ja) | 1975-12-12 | 1975-12-12 | サドウゾウフクカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5272144A JPS5272144A (en) | 1977-06-16 |
| JPS5821855B2 true JPS5821855B2 (ja) | 1983-05-04 |
Family
ID=15461947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50148842A Expired JPS5821855B2 (ja) | 1975-12-12 | 1975-12-12 | サドウゾウフクカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821855B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59153311A (ja) * | 1983-02-22 | 1984-09-01 | Matsushita Electric Ind Co Ltd | 差動増幅回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57686Y2 (ja) * | 1971-04-23 | 1982-01-07 |
-
1975
- 1975-12-12 JP JP50148842A patent/JPS5821855B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5272144A (en) | 1977-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0572628B2 (ja) | ||
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JPS6136408B2 (ja) | ||
| JP2774120B2 (ja) | 増幅回路配置 | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| US4280103A (en) | Multistage transistor amplifier | |
| JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
| JPH0363245B2 (ja) | ||
| JPH0487407A (ja) | バッファ回路 | |
| JP2731459B2 (ja) | ジャイレータ | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS6178212A (ja) | 増幅器 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS6229924B2 (ja) | ||
| JPH06291564A (ja) | 電流出力回路とそれを用いた可変インピーダンス回路 | |
| JPS5823761B2 (ja) | 直結多段増巾回路 | |
| JPS61284109A (ja) | インピ−ダンス変換回路 | |
| JPS6112109A (ja) | カレントミラ−回路 | |
| JPH0736496B2 (ja) | 半導体回路 | |
| JPH0359604B2 (ja) | ||
| JPH02186725A (ja) | 受信機の中間周波増幅回路 | |
| JPS60102004A (ja) | エミツタフオロワ回路 | |
| JPS63296404A (ja) | 差動増幅回路 | |
| JPS60222976A (ja) | 電流絶対値回路 |