JPS58219743A - Ｍｏｓ型半導体装置の試験方法 - Google Patents
Ｍｏｓ型半導体装置の試験方法Info
- Publication number
- JPS58219743A JPS58219743A JP57101351A JP10135182A JPS58219743A JP S58219743 A JPS58219743 A JP S58219743A JP 57101351 A JP57101351 A JP 57101351A JP 10135182 A JP10135182 A JP 10135182A JP S58219743 A JPS58219743 A JP S58219743A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- field oxide
- type semiconductor
- semiconductor device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＭＯ８型半導体集積回路におけるフィール
ド酸化膜のバターニング欠陥を電気的な方法により試験
するＭＯ８型半導体装置の試験方法に関する。
ド酸化膜のバターニング欠陥を電気的な方法により試験
するＭＯ８型半導体装置の試験方法に関する。
従来のＭＯ８型半導体集積回路におけるフィールド酸化
膜の欠陥を調べる方法はフィールド酸化膜形成後、主に
顕微鏡による目視検査に頼っているのが実情である。し
たがって、検査時間が大幅にかかり、かつ全工程終了時
には、フィールド酸化膜上には多数の膜が形成され、こ
の段階では目視検査は不可能であつ穴。
膜の欠陥を調べる方法はフィールド酸化膜形成後、主に
顕微鏡による目視検査に頼っているのが実情である。し
たがって、検査時間が大幅にかかり、かつ全工程終了時
には、フィールド酸化膜上には多数の膜が形成され、こ
の段階では目視検査は不可能であつ穴。
この発明は、上記の点にかんがみなされたもので、ＭＯ
８型半導体集積回路の全製造工程終了後、電気的な方法
によりフィールド酸化膜の欠陥を検出することのできる
ＭＯ８型半導体装置の試験方法を提供することを目的と
する。
８型半導体集積回路の全製造工程終了後、電気的な方法
によりフィールド酸化膜の欠陥を検出することのできる
ＭＯ８型半導体装置の試験方法を提供することを目的と
する。
以下、この発明のＭＯ８型半導体装置の試験方法の実施
例について図面に基づき説明する。第１図はその一実施
例に適用されるＭＯ８型半導体装置の平面図である。ま
た、第２図は第１図の■−ＩＩ線の断面図および測定回
路系を示し、第３図は第１図のＩ−Ｍｉｌｌの断面図お
よび測定回路系を示すＯ この第２図および第３図において、３１は隣接する拡散
層間に電圧を印加するための直流電源、３２はゲート電
極に電圧を印加するための可変直流電源、３３は隣接す
る拡散層間に流れる電流を検出するための直流電流計で
ある。
例について図面に基づき説明する。第１図はその一実施
例に適用されるＭＯ８型半導体装置の平面図である。ま
た、第２図は第１図の■−ＩＩ線の断面図および測定回
路系を示し、第３図は第１図のＩ−Ｍｉｌｌの断面図お
よび測定回路系を示すＯ この第２図および第３図において、３１は隣接する拡散
層間に電圧を印加するための直流電源、３２はゲート電
極に電圧を印加するための可変直流電源、３３は隣接す
る拡散層間に流れる電流を検出するための直流電流計で
ある。
この図示の実施例では、２層ポリシリコン構造の１キヤ
パシタ、１トランジスタ型のダイナミックランダムアク
セスメモリデバイスのメモリセル部に適用している。
パシタ、１トランジスタ型のダイナミックランダムアク
セスメモリデバイスのメモリセル部に適用している。
実際の試験においては、試験用に適した配線を施したチ
ップをこのメモリセル部のパターンと同一マスク上に配
置しである。このようにすることにより、製造工程には
全く変更なく試験を行うことができる。
ップをこのメモリセル部のパターンと同一マスク上に配
置しである。このようにすることにより、製造工程には
全く変更なく試験を行うことができる。
さて、第１図ないし第３図において、１はシリコン基板
、２は膜厚５０００〜１００００Ａのフィールド酸化膜
、３は膜厚２００〜１０００λの第１のゲート酸化膜、
４は第１のゲート電極、５は膜厚２００〜１０００大の
第２のゲート酸化膜である。
、２は膜厚５０００〜１００００Ａのフィールド酸化膜
、３は膜厚２００〜１０００λの第１のゲート酸化膜、
４は第１のゲート電極、５は膜厚２００〜１０００大の
第２のゲート酸化膜である。
この第２のゲート酸化膜５上に第２のゲート電極６が形
成されている。 □ この第１のゲート電極４．第２のゲート電極６には上記
可変直流電源３２の正極を接続するようになっている。
成されている。 □ この第１のゲート電極４．第２のゲート電極６には上記
可変直流電源３２の正極を接続するようになっている。
また、１０１，１０２はそれぞれ拡散層である。拡散層
１０１には直流電流計３３を介して直流電源３１の正極
が接続されるようになっている。この直流電源３１およ
び可変直流電源３２の負極は拡散層１０２に接続するよ
うになっている。２１はフィールド酸化膜の欠陥を示す
。
１０１には直流電流計３３を介して直流電源３１の正極
が接続されるようになっている。この直流電源３１およ
び可変直流電源３２の負極は拡散層１０２に接続するよ
うになっている。２１はフィールド酸化膜の欠陥を示す
。
なお、図示していないが、実際のランダムアクセスメモ
リデバイスでは、絶縁膜、金属配線および保護用被膜が
具備されている。
リデバイスでは、絶縁膜、金属配線および保護用被膜が
具備されている。
さて、第２図に示すように、フィールド酸化膜２によっ
て、アクティブ領域が隔てられている場合、このフィー
ルド酸化膜２と第１のゲート電極４とによって構成され
る寄生ＭＯ８ＦＥＴのしきい値電圧は通常１０Ｖ以上で
あり、通常のデバイス動作電圧の範囲内では、寄生ＭＯ
８ＦＥＴは導通しない。
て、アクティブ領域が隔てられている場合、このフィー
ルド酸化膜２と第１のゲート電極４とによって構成され
る寄生ＭＯ８ＦＥＴのしきい値電圧は通常１０Ｖ以上で
あり、通常のデバイス動作電圧の範囲内では、寄生ＭＯ
８ＦＥＴは導通しない。
しかし、第３図のように、フィールド酸化膜２が形成さ
れていなければ、第１のゲート酸化膜３と第１のゲート
電極４によって構成されるＭＯＳＦＥＴのしきｉ値電圧
（たとえば、０．５■程度）より高い電圧を第１のゲー
ト電極４に印加するとともに、第２のゲート酸化膜５と
第２のゲート電極６によって構成されるＭＯＳＦＥＴの
しきい値電圧（たとえば、０．５■程度）より高い電圧
を第２のゲート電極６にそれぞれ可変直流電源３２から
印加すれば、拡散層１０１と１０２は導通す゛る。
れていなければ、第１のゲート酸化膜３と第１のゲート
電極４によって構成されるＭＯＳＦＥＴのしきｉ値電圧
（たとえば、０．５■程度）より高い電圧を第１のゲー
ト電極４に印加するとともに、第２のゲート酸化膜５と
第２のゲート電極６によって構成されるＭＯＳＦＥＴの
しきい値電圧（たとえば、０．５■程度）より高い電圧
を第２のゲート電極６にそれぞれ可変直流電源３２から
印加すれば、拡散層１０１と１０２は導通す゛る。
したがって、拡散層１０１を０■、拡散層１０２を５■
程度にし、第１のゲート電極４および第２のゲート電極
６にたとえば、Ｏｖのような第１Ｍ０８ＦＥＴおよび第
１Ｍ０８ＦＥＴのしきい値電圧よシ低い電圧を印加し、
拡散層１０１．１０２間に電流が流れないことを直流電
流計３３により確認する。これは拡散層１０１．１０２
間が直接短絡していないことを確認するためである。
程度にし、第１のゲート電極４および第２のゲート電極
６にたとえば、Ｏｖのような第１Ｍ０８ＦＥＴおよび第
１Ｍ０８ＦＥＴのしきい値電圧よシ低い電圧を印加し、
拡散層１０１．１０２間に電流が流れないことを直流電
流計３３により確認する。これは拡散層１０１．１０２
間が直接短絡していないことを確認するためである。
第１のゲート電極４および第２のゲート電極６に、たと
えば５ｖのような第１ゲー）ＭＯＳＦＥＴおよび第２の
グー）ＭＯＳＦＥＴのしきい値電圧よシも高くかつフィ
ールド酸化膜寄生ＭＯ８ＦＥＴのしきい値電圧よりも低
い電圧を印加し、拡散層１０１．１０２間に電流が流れ
るかどうかを調べる。その結果、電流が流れていれば、
フィールド酸化膜２に欠陥２１のあることがわかる。
えば５ｖのような第１ゲー）ＭＯＳＦＥＴおよび第２の
グー）ＭＯＳＦＥＴのしきい値電圧よシも高くかつフィ
ールド酸化膜寄生ＭＯ８ＦＥＴのしきい値電圧よりも低
い電圧を印加し、拡散層１０１．１０２間に電流が流れ
るかどうかを調べる。その結果、電流が流れていれば、
フィールド酸化膜２に欠陥２１のあることがわかる。
以上説明したように、上記第１の実施例では、フィール
ド酸化膜２のパターニング欠陥を電気的な方法によシ、
他の欠陥モードと分離して検出するので、高速度で正確
なフィールド酸化膜２のパターニング欠陥検査が可能で
ある。
ド酸化膜２のパターニング欠陥を電気的な方法によシ、
他の欠陥モードと分離して検出するので、高速度で正確
なフィールド酸化膜２のパターニング欠陥検査が可能で
ある。
なお、上記第１の実施例では、被試験デバイスとして、
２層ポリシリコン構造のＭＯＳダイナミックＲＡＭのメ
モリセル部について説明したが、フィールド酸化膜上に
電極を有する構造のＭＯ８型半導体装置であれば、上記
第１の実施例と同様な効果が得られる。
２層ポリシリコン構造のＭＯＳダイナミックＲＡＭのメ
モリセル部について説明したが、フィールド酸化膜上に
電極を有する構造のＭＯ８型半導体装置であれば、上記
第１の実施例と同様な効果が得られる。
以上のように、この発明のＭＯ８型半導体装置の試験方
法によれば、フィールド酸化膜上に電極を有する構造の
ＭＯ８型半導体装置の隣接する二つ以上の拡散層間に電
圧をかけ、フィールド酸化膜およびゲート酸化膜上の電
極に少なくとも２回以上異なった電圧を印加して隣接す
る拡散層に流れる電流の有無によｐフィールド酸化膜の
欠陥の有無を試験するようにしたので、ＭＯ８型半導体
装置の全製造工程終了後に電気的にフィールド酸化膜の
欠陥を試験することができる。これにともない、多数の
フィールド酸化膜があっても試験が可能となシ、従来の
目視による検査に比して、検査時間の大幅な短縮が可能
となるとともに、検査精度が向上するものである。
法によれば、フィールド酸化膜上に電極を有する構造の
ＭＯ８型半導体装置の隣接する二つ以上の拡散層間に電
圧をかけ、フィールド酸化膜およびゲート酸化膜上の電
極に少なくとも２回以上異なった電圧を印加して隣接す
る拡散層に流れる電流の有無によｐフィールド酸化膜の
欠陥の有無を試験するようにしたので、ＭＯ８型半導体
装置の全製造工程終了後に電気的にフィールド酸化膜の
欠陥を試験することができる。これにともない、多数の
フィールド酸化膜があっても試験が可能となシ、従来の
目視による検査に比して、検査時間の大幅な短縮が可能
となるとともに、検査精度が向上するものである。
第１図はこの発明のＭＯ８型半導体装置の試験方法の一
実施例に適用されるダイナミックランダムアクセスメモ
リデバイスのメモリ部の平面図、第２図は第１図の■−
■線に沿って切断して示す断面図および測定回路系金示
す図、第３図は第１図の１−１線に沿って切断して示す
断面図および測定回路系を示す図である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
°°°第１のゲート酸化膜、４・・・第１のゲート電極
、５・・・第２のゲート酸化膜、６・・・第２のゲート
電極。 ３１・・・直流電源、３２・・・可変直流電源、３３・
・・直流電流計。 手続補正書 昭和５８年５月１８日 特許庁長官若 杉 和 夫殿 ２、発明の名称 ＭＯ８型半導体装置の試験方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 明細書の発明の詳細な説明の橢 「他の膜がフィール）″酸化膜上に」と訂正する。
実施例に適用されるダイナミックランダムアクセスメモ
リデバイスのメモリ部の平面図、第２図は第１図の■−
■線に沿って切断して示す断面図および測定回路系金示
す図、第３図は第１図の１−１線に沿って切断して示す
断面図および測定回路系を示す図である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
°°°第１のゲート酸化膜、４・・・第１のゲート電極
、５・・・第２のゲート酸化膜、６・・・第２のゲート
電極。 ３１・・・直流電源、３２・・・可変直流電源、３３・
・・直流電流計。 手続補正書 昭和５８年５月１８日 特許庁長官若 杉 和 夫殿 ２、発明の名称 ＭＯ８型半導体装置の試験方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 明細書の発明の詳細な説明の橢 「他の膜がフィール）″酸化膜上に」と訂正する。
Claims (1)
- ＭＯ８型半導体装置におけるフィールド酸化膜により分
離された隣接する二つ以上の拡散層間に所定の電圧を印
加し、上記フィールド酸化膜上のゲート電極およびゲー
ト酸化膜上のゲート電極と上記拡散層間に少なくとも２
回以上異なった電圧を印加して上記拡散層間に流れる電
流の有無により上記フィールド酸化膜の欠陥を検査する
ことを特徴とするＭＯ８型半導体装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101351A JPS58219743A (ja) | 1982-06-15 | 1982-06-15 | Ｍｏｓ型半導体装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101351A JPS58219743A (ja) | 1982-06-15 | 1982-06-15 | Ｍｏｓ型半導体装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219743A true JPS58219743A (ja) | 1983-12-21 |
| JPS6257255B2 JPS6257255B2 (ja) | 1987-11-30 |
Family
ID=14298410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57101351A Granted JPS58219743A (ja) | 1982-06-15 | 1982-06-15 | Ｍｏｓ型半導体装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219743A (ja) |
-
1982
- 1982-06-15 JP JP57101351A patent/JPS58219743A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6257255B2 (ja) | 1987-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05240901A (ja) | 液晶表示装置用基板の粒子線式試験方法 | |
| JPS6029230B2 (ja) | テスト構造体 | |
| US5786231A (en) | Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer | |
| KR880014651A (ko) | 반도체상의 게이트 산화물의 테스트방법 | |
| US6300647B1 (en) | Characteristic-evaluating storage capacitors | |
| EP1118867A1 (en) | Method for testing a CMOS integrated circuit | |
| EP1085333B1 (en) | Method for determining iddq | |
| JPS5952860A (ja) | 半導体集積回路装置 | |
| JPS6257255B2 (ja) | ||
| JPS6148927A (ja) | 半導体装置 | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JPH036661B2 (ja) | ||
| JP2943399B2 (ja) | 半導体集積回路 | |
| JPS60153137A (ja) | 半導体装置の寸法測定方法 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| CN121933982A (zh) | 漏电测试结构及方法 | |
| JPS618939A (ja) | 半導体装置 | |
| JPS63122136A (ja) | 集積回路 | |
| JP3250215B2 (ja) | プラズマ不均一性の評価方法及び評価装置 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPH04213850A (ja) | 半導体素子の特性測定方法 | |
| JPH01144093A (ja) | 液晶表示装置用基板の検査方法 | |
| JPS6356930A (ja) | 半導体装置 | |
| JPH01143335A (ja) | 抵抗測定素子 | |
| JPH07120695B2 (ja) | 半導体集積回路の検査装置および検査方法 |