JPS582448B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents

Description

【発明の詳細な説明】 この発明は、半導体基板の主表面と平行な方向、いわゆ
るラテラル方向でトランジスタ動作をさせるバイボーラ
形半導体装置またはそれを用いた半導体集積回路装置な
どの半導装置の製造方法に関する。

上記のような半導体装置は従来までラテラル・トランジ
スタとして半導体集積回路によく用いられてきた。

また、最近では、通常のバイポーラトランジスタ縦形ト
ランジスタのベース電流供給源として、このラテラル・
トランジスタ（横形トランジスタ）動作を利用する集積
回路が数多く現われてきた。

その代表的なものとして、電流注入形ロジック（アイ・
アイ・エルーインジエクション・インテグレーテッド・
ロジック）と呼ばれる集積回路がある。

この形の集積回路はベース抵抗を必要としないため、低
消費電力であること、高集積化が可能なことから、その
将来性が期待されている。

さて、このような定電流源として動作させるラテラル構
造も含めて便宜上ラテラル・トランジスタと呼称し、そ
の動作原理を第１図のような単純化した構造で考えてみ
る。

このトランジスタの製法は、たとえば、ｎ形半導体にＳ
ｉ０２などのマスクを用いて選択的にＰ形不純物を拡散
してＰ形半導体領域を設ける（ＰｎＰラテラル・トラン
ジスタの場合）。

この第１図において、１がｎ形のベース、２が選択拡散
用マスク、３がＰ形のエミツタ、３′がＰ形のコレクタ
である。

このトランジスタは上記のように製法が極めて簡単であ
ると云う利点を有する一方、次のような欠点を有する。

第１に、この構造では、実効的注入効率が上らない。

したがって、電流増幅率も上らない。その理由を以下に
述べる。

すなわち、このトランジスタはラテラル動作であるから
、エミツタ３から注入されるキャリアの内接合面４′か
ら注入されたもののみが有効にトランジスタ動作に奇与
する。

そして、接合面４から注入されたキャリアは大部分トラ
ンジスタ動作に寄与しない。

しかも、一般の製法では、接合面４の方が接合面４′よ
り圧倒的に大きく、注入されたキャリアの大きな部分が
無駄になる。

したがって、電流増幅率が上らない。

第２に、この構造では、ベース中をキャリアが走行する
ときの遷移因子β＊（ベース・トランスポート・ファク
タ）が小さくなる。

そして、このこの式において、Ｗはベース幅であり、Ｌ
ｐｂはベース中のホールの拡散長である。

上記第１図の構造の半導体装置を最もありふれた選択拡
散法で形成すると、エミッタ３およびコレクタ３′のベ
ース領域との境界は厳密には第１図の点線５のようにな
る。

したがって、ベース幅は表面で一番狭く、ＸｊＢとなり
、内部にいくにしたがって広くなる。

このトランジスタでベース幅が一番狭く電流がよく流れ
るのは表面付近のはずである。

ところが、表面付近は種々の要因から表面再結合が活発
で、そのため注入されたキャリアがコレクタまで到達せ
ず、遷移因子β＊が小さい。

換言すれば、上記拡散長Ｌｐｂが小さいと云うことであ
る。

このことは、電流注入形ロジックのように、低電流動作
をさせる場合に非常に大きな障害となる。

第１図の構造で実際に働くのは、低電流時では表面より
内部で、そこではベース幅が広いので、設計通り電流増
幅率が上らず、また、接合面５の全面が均一に動作しな
い。

第３に、上記第２の欠点とも関係があるが、このトラン
ジスタを通常の製法で作ると、ベース幅が通常のバイポ
ーラ形トランジスタのように狭くならない。

したがって、高周波、高速動作に適さないものである。

その理由は、ベース幅を規定するマスクの幅Ｘｏは写真
製版精度で決まり、この構造でベース幅をサブミクロン
のオーダまでもって行くことは、現在の技術では困難で
ある。

ベース幅が広いと云うことは、ベース走行時間が大きく
なり、トランジスタのｆＴが上らない。

このことは、高速動作を必要とするバイポーラ、ロジッ
ク用集積回路においては、致命的欠陥となる。

この発明は、上記従来の欠点を除去し、高い電流増幅率
を有し、かつ周波数特性のすぐれたラテラル・トランジ
スタ、またはこのトランジスタの一部をキャリアの注入
源としてもつ構造を有する半導体装置の製造方法を提供
することにある。

この目的を達成するためのこの発明の概要を具体的実施
例の説明に先立ち述べることにすると、この発明におい
ては、イオン注入技術を利用したラジエーション・イン
デュースド・デフィジョン（ｒａｄｉａｔｉｏｎ ｉｎ
ｄｕｃｅｄ ｄｉｆｆｕｓｉｏｎ）によって、横方向の
拡散プロファイルを制御し、ラテラル・トランジスタの
少なくともエミッターベース接合面の一部を主表面に対
して垂直に近付け、ベース幅ＸｊＢの均一なラテラル・
トランジスタを提供するものである。

次に、この発明の半導体装置の製造方法の原理について
、第２図により説明すると、まず、第２図ａは半導体基
板（たとえば、ｎ形基板）１に選択的に不純物を導入す
るためのマスク２を用いてＰ形領域３を形成した図であ
る。

通常、この領域は熱拡散などによって形成されるが、こ
の際、形成されるｐ−ｎ接合４は図で明らかなように、
主表面と垂直には交らず、また、主表面から内部にいく
にしたがって、主表面と交わる角度が小さくなるような
曲面になる。

このような形状は、拡散現象が三次元的に等方的に起る
ことによって生じる。

そして、このような形状がいわゆるラテラル・トランジ
スタ動作をさせる場合好ましくないので、次の工程で第
２図ｂに示すように、ラジエーション・インデュースド
・デフイジョンを起すような半導体中では電気的に不活
性な不純物（たとえば、プロトン）をイオン注入技術に
よって打ち込む。

この際、マスク２は除去した方がよい。

そして、この第２図ｂにおける矢印Ａがその注入される
イオンを表わしている。

このイオンの注入量は１０１４／ｃｍ２〜１０１０／ｃ
ｍ２で、注入エネルギーは注入イオンのプロジェクショ
ン・レンジがＰ形領域３の接合深さより若干深い程度に
する。

このような条件によって打ち込まれたイオンによる欠陥
の分布を大略第２図Ｃに示す。

この第２図Ｃは横軸に欠陥濃度をとり、縦軸に接合の表
面からの深さをとって示している。

次に、５００°〜１１００℃で上記半導体基板１に熱処
理を施すことにより、ラジエーション・エンハンスド・
デフイジョン（ｒａｄｉａｔｉｏｎ ｅｎｈａｎｃｅｄ
ｄｉｆｆｕｓｉｏｎ）が起る。

これは欠陥濃度に比例するから、Ｐ形領域３は第２図ｄ
のように変形する。

このような工程によって、Ｐ形領域３の側壁の少なくと
も一部が主平面に対して垂直（９０°）に近づき、その
結果，すぐれたラテラル動作をするトランジスタを得る
ことができる。

以下、この発明の半導体装置の製造方法を電流注入形ロ
ジックＩＣに適用した場合の実施例について述べること
にする。

第３図ａないし第３図ｆはそれぞれその工程を説明する
ための図であり、まず、第３図ａに示すように、一例と
して、ｎ形シリコン基板を半導体基板とし、この半導体
基板１２から工程が始まる。

この場合、必要に応じて、低抵抗の半導体基板１２（ｎ
形シリコン基板）上にエビタキシャル成長されたｎ形シ
リコン層を含む半導体基板から出発してもよいし、分離
が必要な応用例の場合には低抵抗ｎ形領域を埋め込まれ
たＰ形基板上にｎ形エピタキシャル層を設けた半導体基
体から出発してもよい。

上記の応用例は必要に応じて通常の選択拡散、エビタキ
シャル技術によって容易に達成できる。

次に、第３図ｂに示すように、選択拡散用マスシク１３
を主表面に設け、周知の写真製版技術によってこのマス
ク１３の一部を除去する。

このマスク１３はＳ１ｓＮ４が望ましいが，ＳｉＯ２で
もよい。

次いで、拡散、イオン注入技術などによってＰ形不純物
を導入して、Ｐ形領域１４，１４’を形成（第３図Ｃ）
する。

このＰ形領域１４．１４’の形成と同時に、ＳｉＯ２膜
１５がＰ形領域１４，１４’上に形成される。

次に、上記マスク１３を除去する。

このマスク１３がＳｉ３Ｎ４のときには、熱リン酸によ
ってＳｉ３Ｎ４のみを簡単に除去することができる。

このマスク１３の除去工程は必らずしも必要ではないが
、除去した方がこの発明のより高い効果を期待できる。

その後、たとえば、プロトンＡを１０１４〜１０１６／
ｃｍ２の範囲で注入する（第３図ｄ） この場合、Ｐ形領域１４．１４’をイオン注入で形成す
る場合には、この工程をＰ形不純物の注入と同時に行な
ってもよい。

そして、注入エネルギーはＰ形領域１４．１４’の最大
深さより若干深ぐイオンのプロジエクション・レンジが
来るように選ぶ。

なお、注入するイオンはその他の不活性ガスＨｅ，Ｎｅ
，Ａｒ，Ｎ２などから得られるイオンを用いることがで
きる。

その後、５００〜１１００℃の温度で熱処理を行ない、
ラジエーション・エンハンスド・デフイジョンを起させ
る。

その結果、Ｐ形領域１４，１４′は第３図ｅのように変
形する。

この場合、熱処理時間を制御することにより、ラテラル
・トランジスタのベース幅ＸｊＢを制御することができ
る。

以下、第３図ｆに示すごとく、表面安定化のための保護
膜１６をつけ、低抵抗ｎ形領域１５′を周知の選択拡散
技術によって形成し、さらに、電極用の窓あけを行なっ
て、電極金属１７を配線して、電流注入形ロジック集積
回路が完成する。

尚、ｎ形領域の電極は基板１２の下部からとる。

この第３図ｆに示すごとく完成された電流注入形ロジッ
ク集積回路において、Ｐ形領域１４、半導体基板１２（
ｎ形シリコン）、Ｐ形領域１４′がＰｎＰラテラル・ト
ランジスタとして働く。

このように、この発明の実施例によって得られるＰｎＰ
ラテラル・トランジスタは次のような利点を有する。

（１）ベース幅ＸｊＢはトランジスタ動作をする接合の
大部分で一定のため、実行的に電流増幅率が高い。

（２）ベース幅ＸｊＢが主表面にほぼ垂直なエミツター
ベース接合面全面にわたって均一であり、上記接合面が
キャリアの注入源として均一に働くため、表面の再結合
電流による遷移因子β＊の低下は相対的に少ない。

したがって，低電流動作時における電流増幅率の落ち込
みが少ない。

（３）ベース幅ＸｊＢを通常の拡散技術と同様にサブミ
クロンオーダまで狭くできるので、周波数特性が向上す
る。

上記のような利点によって、この発明による電流注入形
ロジック集積回路におけるラテラル・トランジスタは高
い電流増幅率を有し、低消費電力で動作し、高速スイッ
チング動作をすることができる。

なお、この発明は単体のラテラル・トランジスタ、通常
の集積回路に組み込まれたラテラル・トランジスタに応
用できることは勿論である。

【図面の簡単な説明】

第１図は従来のラテラル・トランジスタの動作を説明す
るための原理図、第２図ａないし第２図ｄはそれぞれこ
の発明の半導体装置の製造方法の原理を説明するための
工程図、第３図ａないし第３図ｆはこの発明の半導体装
置の製造方法を電流注入形ロジック集積回路に適用した
場合の工程説明図である。 １，１２・・・・・・半導体基板、２，１３・・・・・
・マスク、３，１４．１４’・・・・・・Ｐ形領域、１
５・・・・・・Ｓｉ０２膜、１５′・・・・・・ｎ形領
域、１６・・・・・・保護膜、１７・・・・・・金属電
極。 なお、図中同一符号は同一部分または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板に選択的にマスクを設けて上記半導体基
   板と反対の導電形の不純物を導入して選択的にｐｎ接合
   を形成し、上記不純物を注入した部分に電気的に不活性
   なイオンを注入して欠陥を生成し、しかる後熱処理にて
   上記不純物の分布を変化させて上記ｐｎ接合の少なくと
   も一部が上記半導体基板の主表面と交わる角度９０°に
   近づけることを特徴とする半導体装置の製造方法。