JPS5830164A - アバランシフオトダイオ−ド及びその製法 - Google Patents
アバランシフオトダイオ−ド及びその製法Info
- Publication number
- JPS5830164A JPS5830164A JP56128410A JP12841081A JPS5830164A JP S5830164 A JPS5830164 A JP S5830164A JP 56128410 A JP56128410 A JP 56128410A JP 12841081 A JP12841081 A JP 12841081A JP S5830164 A JPS5830164 A JP S5830164A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- semiconductor layer
- region
- semiconductor
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発甲は、アバランシフォトダイオード及びその製法−
こ関する。
こ関する。
アバランシフォトダイオードとして従来１次に述べる製
法によって得られてなる構成のものが提案されている。
法によって得られてなる構成のものが提案されている。
即ち例えばＩｎＰでなる例えばＮ型の半導体基板１が予
め用意され（第１図Ａ）、而してその半導体基板１上に
、その半導体基板１に比し小なるエネルギバンドギャッ
プを有し且Ｎｄを有する、例えばＩ ｎｘ龜１−ｘＡｓ
ｙＰ １−ｙ （但し０≦ｘ〈１゜０≦ｙ≦１）でな
る半導体層２と、その半導体層２に比し大なるエネルギ
バンドギャップを有し且Ｎ型を有する例えばＩｎＰでな
る半導体層５とをそれ等の＃１に例えばエビメ午シャル
成長法等によって、半導体基板１及び半導体層２間、及
び半導体層２及び３間に夫々へテロ接合４．及び５を形
成すべく形成する（縞１図Ｂ）。
め用意され（第１図Ａ）、而してその半導体基板１上に
、その半導体基板１に比し小なるエネルギバンドギャッ
プを有し且Ｎｄを有する、例えばＩ ｎｘ龜１−ｘＡｓ
ｙＰ １−ｙ （但し０≦ｘ〈１゜０≦ｙ≦１）でな
る半導体層２と、その半導体層２に比し大なるエネルギ
バンドギャップを有し且Ｎ型を有する例えばＩｎＰでな
る半導体層５とをそれ等の＃１に例えばエビメ午シャル
成長法等によって、半導体基板１及び半導体層２間、及
び半導体層２及び３間に夫々へテロ接合４．及び５を形
成すべく形成する（縞１図Ｂ）。
次に半導体ｌ１Ｉｉｓ内に、半導体層２１ｉ１とは反対
側より、ＰＮ接合６を形成すべくＰ型を有する環状の半
導体領域７を形成する（第１図Ｃ）。
側より、ＰＮ接合６を形成すべくＰ型を有する環状の半
導体領域７を形成する（第１図Ｃ）。
この場合！ｉｌ状の半導体領域７は、これを半導体層３
内へのＰ温不純物の熱拡歓処現により形成するが、Ｐ型
不純物として例えばＣｄ を用い、而してそのＣｄ
を半導体層３丙に５００℃以下の比較的低い温度で熱拡
散して半導体領域７を形成することによって、ＰＲ接合
６を彼述するＰＮ接合１０に比し緩やかな、屑繭傾斜接
合として形成する。
内へのＰ温不純物の熱拡歓処現により形成するが、Ｐ型
不純物として例えばＣｄ を用い、而してそのＣｄ
を半導体層３丙に５００℃以下の比較的低い温度で熱拡
散して半導体領域７を形成することによって、ＰＲ接合
６を彼述するＰＮ接合１０に比し緩やかな、屑繭傾斜接
合として形成する。
次に半導体層ｓ内に、半導体層２側とは反対側より、半
導体領域７の外周縁にて取囲まれている領域内に於て、
その半導体領域７−と重複する態様を以って、ＰＮ接合
６の外周部によるＰＮ接合８を形成せる半導体領域７の
外周部でなる環状の半導体領域９を形成すべく且ＰＮ＠
合８と連接せるＰＮ接合８に比し急峻なＰＮ接合１０を
形成すべく、Ｐａｌの半導体領域１１を形成する１１１
１１Ｄ）ｅこの場合半導体領域１１は、これを半導体層
Ｓ内へのＰ聾不純物の熱拡散処理により形成するが、ｐ
＠不純物として例えばＣｄ を用い、而してそのＣｄ
を半導体層３内に５００℃以上の比較的高い温度で
熱拡散して、又はＰｆｉ不純物として例えばＺｔｓ を
用い。
導体領域７の外周縁にて取囲まれている領域内に於て、
その半導体領域７−と重複する態様を以って、ＰＮ接合
６の外周部によるＰＮ接合８を形成せる半導体領域７の
外周部でなる環状の半導体領域９を形成すべく且ＰＮ＠
合８と連接せるＰＮ接合８に比し急峻なＰＮ接合１０を
形成すべく、Ｐａｌの半導体領域１１を形成する１１１
１１Ｄ）ｅこの場合半導体領域１１は、これを半導体層
Ｓ内へのＰ聾不純物の熱拡散処理により形成するが、ｐ
＠不純物として例えばＣｄ を用い、而してそのＣｄ
を半導体層３内に５００℃以上の比較的高い温度で
熱拡散して、又はＰｆｉ不純物として例えばＺｔｓ を
用い。
血してその２層 を半導体層３内に熱拡散（その温度は
問わず）して半導体領域１１を形成することによって、
ＰＮ＠合１０をＰＮ接合８に比し急峻な、所謂階段接合
として形成する。
問わず）して半導体領域１１を形成することによって、
ＰＮ＠合１０をＰＮ接合８に比し急峻な、所謂階段接合
として形成する。
次に半導体層３上に、半導体領域９を半導体領域１１偶
に於て外部に臨ませ且半導体領斌１１を半導体領域９偶
に於て外部に臨ませる。
に於て外部に臨ませ且半導体領斌１１を半導体領域９偶
に於て外部に臨ませる。
半導体領域９及び１１に対して共通な窓１２を有する線
膜用乃至反射防止用絶縁層１３を形成する（第１図Ｅ）
。
膜用乃至反射防止用絶縁層１３を形成する（第１図Ｅ）
。
然る后半導体領域９及び１１に、窓１２を通じて、＠縁
層１５に延長せる電極１４をオーミックに附し、又亭導
体基１［１の半導体層２側とは反対側の面上に電１ｉ１
５をオーミックに附し。
層１５に延長せる電極１４をオーミックに附し、又亭導
体基１［１の半導体層２側とは反対側の面上に電１ｉ１
５をオーミックに附し。
斯くて目的とせるアバフンシアオドダイオードを得る＠
以上で従来提案されているアバランシフォトダイオード
及びその製法が明らかとなったが。
及びその製法が明らかとなったが。
その従来のアバラックフォトダイオード（第１図Ｆ）の
場合、電極１４及び１５間に、電極１４側を負とせるバ
イアス電源（図示せず）を。
場合、電極１４及び１５間に、電極１４側を負とせるバ
イアス電源（図示せず）を。
負荷（図示せず）を通じて接続すれば、半導体層２及び
３の不純−濃度と半導体領域９及び１１・の不純物浸度
とが予め適当に選定され、且バイアス電源の電圧が適当
に選定されていれば、ＰＮ接合８及び１０より半導体領
域９及び１１側とは反対側に大きく拡がり、そして先端
を半導体層２内に在らしめている空乏層１６が得られる
。又この様な空乏層１６が得られている状態で、半導体
層２のエネルギバンドギャップによって決められる波畏
域の光１７を、半導体層３上の外部より主として半導体
領域１１に向けて入射せしめれば、光１１のエネルギが
半導体層３．半導体領域１１及び９より大であることに
より、その先１７が半導体層２内に達して光キャリアを
励起する。而してその光キャリアが空乏層１６中の電界
に引かれて主として半導体層５のＰＮｇ合１０下の領域
に注入されてアバランシ効果によって増倍され、それに
基（電流が、電ｊ＃ｋｌ ４．主として半導体領域１１
．半導体層３のＰＮ接合１０下の領域、半導体層２゜半
導体基板１及び電１ｉ１５を通って負荷に光電流として
流れる。依ってＩ１１図Ｆに示す従来のアバランシフォ
トダイオードの場合、半導体領域１１が受光部として作
用して、アバランシフォトダイオードさしての機能を呈
するものであるＯ 又第１図Ｆに示す従来のアバランシフォトダイオードの
場合、受光部としての半導体領域１１の周りにこれと連
接して形成された半導体領域９を有し、而してその半導
体９が半導体領域１１により形成されているＰＮ接合１
０に比し緩やかな接合８を形成しているので、その半導
体領域９が所關ガードリングとして作用しているもので
ある。
３の不純−濃度と半導体領域９及び１１・の不純物浸度
とが予め適当に選定され、且バイアス電源の電圧が適当
に選定されていれば、ＰＮ接合８及び１０より半導体領
域９及び１１側とは反対側に大きく拡がり、そして先端
を半導体層２内に在らしめている空乏層１６が得られる
。又この様な空乏層１６が得られている状態で、半導体
層２のエネルギバンドギャップによって決められる波畏
域の光１７を、半導体層３上の外部より主として半導体
領域１１に向けて入射せしめれば、光１１のエネルギが
半導体層３．半導体領域１１及び９より大であることに
より、その先１７が半導体層２内に達して光キャリアを
励起する。而してその光キャリアが空乏層１６中の電界
に引かれて主として半導体層５のＰＮｇ合１０下の領域
に注入されてアバランシ効果によって増倍され、それに
基（電流が、電ｊ＃ｋｌ ４．主として半導体領域１１
．半導体層３のＰＮ接合１０下の領域、半導体層２゜半
導体基板１及び電１ｉ１５を通って負荷に光電流として
流れる。依ってＩ１１図Ｆに示す従来のアバランシフォ
トダイオードの場合、半導体領域１１が受光部として作
用して、アバランシフォトダイオードさしての機能を呈
するものであるＯ 又第１図Ｆに示す従来のアバランシフォトダイオードの
場合、受光部としての半導体領域１１の周りにこれと連
接して形成された半導体領域９を有し、而してその半導
体９が半導体領域１１により形成されているＰＮ接合１
０に比し緩やかな接合８を形成しているので、その半導
体領域９が所關ガードリングとして作用しているもので
ある。
然し乍ら第１図Ｆに示す従来のアバランシフォトダイ誓
−ドの場合、受光部としての半導体領域１１がｓ ｐｉ
ｔ １図Ｄｖ−示す如く、半導体層３内に、その半導体
層２側とは反対側より、＊状の半導体領域７を第１ｍＣ
に示す如（に形成して后、その環状の半導体領域７の外
周縁にて重囲まれている領域内に於て、その半導体領域
７と重複する態様を以って形成されているので。
−ドの場合、受光部としての半導体領域１１がｓ ｐｉ
ｔ １図Ｄｖ−示す如く、半導体層３内に、その半導体
層２側とは反対側より、＊状の半導体領域７を第１ｍＣ
に示す如（に形成して后、その環状の半導体領域７の外
周縁にて重囲まれている領域内に於て、その半導体領域
７と重複する態様を以って形成されているので。
半導体領域１１の外周部１１ｂが他の中央部１１ｍに比
し大なる厚さを有し、従ってＰＮ接合１０のへテロ接合
５と対向する部の外周部１０ｂのへテロ接合５とのなす
間隔Ｄｂ が、他の中央部１０ｇのへテロ接合５とのな
す間隔Ｄ！。
し大なる厚さを有し、従ってＰＮ接合１０のへテロ接合
５と対向する部の外周部１０ｂのへテロ接合５とのなす
間隔Ｄｂ が、他の中央部１０ｇのへテロ接合５とのな
す間隔Ｄ！。
及びカードリングとして作用する半導体領域９によって
形成されているＰＮ接合８のヘテ鉢接合５とのなす最小
間隔ＤｃＫ比し小であり、よってＰＮ接合１０のヘテロ
接合５と対向する部１０ａ及び１０ｂがその全域に亘っ
てヘテロ接合５との間で一様な間隔を有しない。
形成されているＰＮ接合８のヘテ鉢接合５とのなす最小
間隔ＤｃＫ比し小であり、よってＰＮ接合１０のヘテロ
接合５と対向する部１０ａ及び１０ｂがその全域に亘っ
てヘテロ接合５との間で一様な間隔を有しない。
この為、半導体領域１１の中央部１１ｍにて形成されて
いるＰＮ＠合部１０ａとへテロ接合５とのなす間隔Ｄａ
が、ヘテロ接合５のＰＮ＠合部ＩＱ３と対向する部
に於て最適電界強度が得られるべく、最適値（これを９
０ とする）となる様に半導体領域１１が形成されて
いるとすれば、半導体領域１１の外周一部１１ｂにて形
成されているＰＮ接合部１０ｂとへテロ接合５とのなす
間隔Ｄｂ が最適値Ｄ０ より小なる値を有し、この為
半導体層２に大なる暗電流が生ずる。
いるＰＮ＠合部１０ａとへテロ接合５とのなす間隔Ｄａ
が、ヘテロ接合５のＰＮ＠合部ＩＱ３と対向する部
に於て最適電界強度が得られるべく、最適値（これを９
０ とする）となる様に半導体領域１１が形成されて
いるとすれば、半導体領域１１の外周一部１１ｂにて形
成されているＰＮ接合部１０ｂとへテロ接合５とのなす
間隔Ｄｂ が最適値Ｄ０ より小なる値を有し、この為
半導体層２に大なる暗電流が生ずる。
その塩山は、若し間隔Ｄｂ が１間隔Ｄ１ と同様に
最適値Ｄ０ であるとすれば、ヘテロ接合５のＰＮ接合
部１０ｂと対向している部に於ても最適電界強度が得ら
れているので問題はないが。
最適値Ｄ０ であるとすれば、ヘテロ接合５のＰＮ接合
部１０ｂと対向している部に於ても最適電界強度が得ら
れているので問題はないが。
間隔Ｄｂ が最適値Ｄ０ より小となれば、ヘテロ接合
５のＰＮ接合部１０ｂと対向している部の電界強度が最
適値より大となり、半導体層２でのトンネル電流が増加
するからである。尚間隔Ｄ８ が最適値Ｄ０ より小と
なれば、今述べた理由によって、半導体層２でのトンネ
ル電流が増加し、暗電流が増加するものであり、又間隔
Ｄａが最適値り。より大となれば、ヘテＥ２接合５のＰ
Ｎ接合部ＩＱａと対向している部の電界強度が最適値よ
り小となり、半導体層２にＰＮ接合１０＠より拡がる空
乏層１６の拡がりが十分得られず、量子効率及び応答速
度が劣化する。従って実際上、半導体層２のキャリア濃
度がＩ Ｘ １０” ｍ−”程度である場合、関＠Ｄａ
の最適値が２μｍ程度となされている。
５のＰＮ接合部１０ｂと対向している部の電界強度が最
適値より大となり、半導体層２でのトンネル電流が増加
するからである。尚間隔Ｄ８ が最適値Ｄ０ より小と
なれば、今述べた理由によって、半導体層２でのトンネ
ル電流が増加し、暗電流が増加するものであり、又間隔
Ｄａが最適値り。より大となれば、ヘテＥ２接合５のＰ
Ｎ接合部ＩＱａと対向している部の電界強度が最適値よ
り小となり、半導体層２にＰＮ接合１０＠より拡がる空
乏層１６の拡がりが十分得られず、量子効率及び応答速
度が劣化する。従って実際上、半導体層２のキャリア濃
度がＩ Ｘ １０” ｍ−”程度である場合、関＠Ｄａ
の最適値が２μｍ程度となされている。
従ってｗ１１図Ｆにて上述せる従来のアバランシフオド
ダイオードの場合、第２図に示す如く。
ダイオードの場合、第２図に示す如く。
電極１４及び１５間に印加する電圧（Ｖ）に対する暗電
流（人）が、電圧ＣＶ’）Ｋ対する光電流の増倍率が大
なる値で得られる範囲番こ於て。
流（人）が、電圧ＣＶ’）Ｋ対する光電流の増倍率が大
なる値で得られる範囲番こ於て。
大なる値で得られ、又この為光電流の最大増倍率が低い
という欠点を有していた。
という欠点を有していた。
又第１図人〜Ｆにて上述せる従来のアバ２ンシフオトダ
イオードの製法の場合、上述せる欠点を有するアバラン
シフォトダイオードしか得ることが出来ないと共に、ガ
ードリングとしての半導体領域９となる半導体領域７を
環状のパターンに形成するを要し、又そのパターンに合
わせて受光部としての半導体領域９を形成するを要し、
従って目的とするアバ２ンシフオトダイオードを全体と
して簡易に得ることが出来ない等の欠点を有していた。
イオードの製法の場合、上述せる欠点を有するアバラン
シフォトダイオードしか得ることが出来ないと共に、ガ
ードリングとしての半導体領域９となる半導体領域７を
環状のパターンに形成するを要し、又そのパターンに合
わせて受光部としての半導体領域９を形成するを要し、
従って目的とするアバ２ンシフオトダイオードを全体と
して簡易に得ることが出来ない等の欠点を有していた。
依って本発明は上述せる欠点のない新規なアバランシフ
ォトダイオード及びその製法を提案せんとするもので、
以下詳述する所より明らかとなるであろう。
ォトダイオード及びその製法を提案せんとするもので、
以下詳述する所より明らかとなるであろう。
第１−は本発明によるアバランシ７オトダイオードの一
例及びその製法の一例を、その製法の一例を以って示し
、嬉Ｉｌｌム〜ｒとの対応部分には同一符号を附して詳
細説明はこれを省略するも、第１図人にて上述せると同
様の半導体基板１が予め用意され（第５図人）、而して
その半導体基４［１上に＊ ＄１１ａ１ Ｂにて上述せ
ると同様の半導体層２及び器を、第１ＩｉｉｌＢの場合
と同様に、半導体基１［１及び半導体層２間、及び半導
体層２及び５関に夫々＾テ四接合４．及び５を形成すべ
（形成する（ｌ１３ＩＩＩＢ）・次に半導体層３内に、
半導体層２儒とは反対側より、ＰＨｇ金２６を形成すべ
く、ＰＩｌを有するアイツｙド状の半導体領域２７を形
成する（［５図Ｃ）・この場合アイランド状の半導体領
域２７は、これを、形状が異なることを除いては、嬉１
図Ｃにて上述せるに於て環状の半導所■傾斜接合として
形成する・ 次に半導体層３内に、半導体層２側とは反対側より、半
導体領域２７の外周縁に取囲まれている領域内に於て、
その半導体領域２７と重複する態様を以って、ＰＮ接合
２６の外周部によるＰＮｇ合２８を形成せる半導体領域
２７の外周部でなる環状の半導体領域２９を形成すべく
。
例及びその製法の一例を、その製法の一例を以って示し
、嬉Ｉｌｌム〜ｒとの対応部分には同一符号を附して詳
細説明はこれを省略するも、第１図人にて上述せると同
様の半導体基板１が予め用意され（第５図人）、而して
その半導体基４［１上に＊ ＄１１ａ１ Ｂにて上述せ
ると同様の半導体層２及び器を、第１ＩｉｉｌＢの場合
と同様に、半導体基１［１及び半導体層２間、及び半導
体層２及び５関に夫々＾テ四接合４．及び５を形成すべ
（形成する（ｌ１３ＩＩＩＢ）・次に半導体層３内に、
半導体層２儒とは反対側より、ＰＨｇ金２６を形成すべ
く、ＰＩｌを有するアイツｙド状の半導体領域２７を形
成する（［５図Ｃ）・この場合アイランド状の半導体領
域２７は、これを、形状が異なることを除いては、嬉１
図Ｃにて上述せるに於て環状の半導所■傾斜接合として
形成する・ 次に半導体層３内に、半導体層２側とは反対側より、半
導体領域２７の外周縁に取囲まれている領域内に於て、
その半導体領域２７と重複する態様を以って、ＰＮ接合
２６の外周部によるＰＮｇ合２８を形成せる半導体領域
２７の外周部でなる環状の半導体領域２９を形成すべく
。
且ＰＮ接金２８と連接せるＰＮ＠合ｚａｋ比しし、依っ
てＰＮｇ会５０をＰＮ接合２８に比しＩｋ＃ｌｌ！な、
所鵡階段接合として形成する。
てＰＮｇ会５０をＰＮ接合２８に比しＩｋ＃ｌｌ！な、
所鵡階段接合として形成する。
次に半導体層３上に、１０図Ｂにて上述せるに準じて、
半導体領域２９及び５１を外部に臨ませる１１１１２を
有する保護用乃至反射防止用絶縁層１ｓを形成しく嬉５
図Ｅ）、然る后、第１図Ｆにて上述せるに準じて、半導
体領域２９及び３１に、窓１２を通じて、電＠１４をオ
ーミンクに附し、又半導体基板１に電極１５をオーミッ
タに附し、斯くて目的とするアバランシフォトダイオー
ドを得る。
半導体領域２９及び５１を外部に臨ませる１１１１２を
有する保護用乃至反射防止用絶縁層１ｓを形成しく嬉５
図Ｅ）、然る后、第１図Ｆにて上述せるに準じて、半導
体領域２９及び３１に、窓１２を通じて、電＠１４をオ
ーミンクに附し、又半導体基板１に電極１５をオーミッ
タに附し、斯くて目的とするアバランシフォトダイオー
ドを得る。
以上で本発明によるアバランシフォトダイオードの一例
及びその製法の一例が明らかとなったが、その本発明に
よるアバランシフォトダイオードの一例（菖５ＩｌＩＰ
）の場合、その半導体基板１．半導体層２及びＳ、ヘテ
ロ接合４及び５、絶縁層１５．及び電極１４及び１５が
第１図ＦＫて上述せる従来のアバランシ７オトダイオー
ドの半導体基板１．半導体層２及び３．ヘテロ接合４及
び５．絶縁層１３．及び電ｆｉ１４及び１５ｉａ：全く
対応し、又半導体領域２９及び５１ 、 Ｊ［）ＰＮｌ
ｉ合２８及びｓｏが、夫々絡１図Ｆの場合の半導体領域
９及び１１．及びＰＮ接合８及び１０に対応しているの
で、第１図にて上達せると同様に、電極１４及び１５関
に負荷を介してバイアス電源を接続すれば、ＰＮ接合２
８及びｓＯより半導体層２内に拡がる空乏層１６が得ら
れ、又斯く空乏層１６が得られている状態で、光１７を
、継１ｇの場合に準じて。
及びその製法の一例が明らかとなったが、その本発明に
よるアバランシフォトダイオードの一例（菖５ＩｌＩＰ
）の場合、その半導体基板１．半導体層２及びＳ、ヘテ
ロ接合４及び５、絶縁層１５．及び電極１４及び１５が
第１図ＦＫて上述せる従来のアバランシ７オトダイオー
ドの半導体基板１．半導体層２及び３．ヘテロ接合４及
び５．絶縁層１３．及び電ｆｉ１４及び１５ｉａ：全く
対応し、又半導体領域２９及び５１ 、 Ｊ［）ＰＮｌ
ｉ合２８及びｓｏが、夫々絡１図Ｆの場合の半導体領域
９及び１１．及びＰＮ接合８及び１０に対応しているの
で、第１図にて上達せると同様に、電極１４及び１５関
に負荷を介してバイアス電源を接続すれば、ＰＮ接合２
８及びｓＯより半導体層２内に拡がる空乏層１６が得ら
れ、又斯く空乏層１６が得られている状態で、光１７を
、継１ｇの場合に準じて。
半導体領域３１に向けて入射せしめれば、アバランク効
果〈よって増倍された光キャリアが生じ、よって光１７
の強さに応じた電流が負荷に光電流として流れ、従って
、＃１１図の場合と同様に、半導体領域３１が受光部と
して作用して。
果〈よって増倍された光キャリアが生じ、よって光１７
の強さに応じた電流が負荷に光電流として流れ、従って
、＃１１図の場合と同様に、半導体領域３１が受光部と
して作用して。
アバ２ンシフオトダイオードとしての機能を呈するもの
である。
である。
又ＪｌｌＩＡ図Ｆに示す本発明によるアバランシフォト
ダイオードの場合も、半導体領域２９が。
ダイオードの場合も、半導体領域２９が。
５１１１１図の場合の半導体領域９と同様に、緩やかな
ＰＮ接合２８を形成しているので、その半導体領域２９
が所鵡ガードリングとして作用しているものである。
ＰＮ接合２８を形成しているので、その半導体領域２９
が所鵡ガードリングとして作用しているものである。
然し乍らｌＥ３図Ｆに示す本発明によるアバランシフォ
トダイオードの場合、受光部としての半導体領域５１が
、第３図りに示す如（＊ ＊ １図りにて前述せるに準
じて、半導体層３内に。
トダイオードの場合、受光部としての半導体領域５１が
、第３図りに示す如（＊ ＊ １図りにて前述せるに準
じて、半導体層３内に。
その半導体層２儒とは反対側より、半導体領域２７を第
３図Ｃに示す如くに形成して后、形成されるが、この場
合半導体領域２７がアイランド状であるので、半導体領
域３１が、その全域に亘って一様な厚さを有し、従って
ＰＮ接合３０のへテロ接合５と対向する部が、その全域
に亘ってヘテ四接合５との間で一様な間隔Ｄｄを有し、
そしてその間隔Ｄ−が半導体領域２９によって形成され
たＰＮ接会２８のへテロ接合５とのなす最小間隔Ｄ６
に比し小である。この為間隔Ｄｄ が、嬉１図にて前述
せる最適値り。
３図Ｃに示す如くに形成して后、形成されるが、この場
合半導体領域２７がアイランド状であるので、半導体領
域３１が、その全域に亘って一様な厚さを有し、従って
ＰＮ接合３０のへテロ接合５と対向する部が、その全域
に亘ってヘテ四接合５との間で一様な間隔Ｄｄを有し、
そしてその間隔Ｄ−が半導体領域２９によって形成され
たＰＮ接会２８のへテロ接合５とのなす最小間隔Ｄ６
に比し小である。この為間隔Ｄｄ が、嬉１図にて前述
せる最適値り。
となる様く半導体領域５１を彫成し置けば、半導体層２
に、第１図の場合の如き大なる暗電流は生じないもので
ある。
に、第１図の場合の如き大なる暗電流は生じないもので
ある。
従って第Ｓ図ｒにて上述せる本発明によるアバランシフ
ォトダイオードの場金、嬉４図に示す如く、電＠１４及
び１５に印加する電圧（Ｖ）ｋ対する暗電流（ム）が、
電圧（Ｖ）に対する光電流の増倍率が大なる値で得られ
る範Ｈに於て、ｓ１図の場合に比し格段的に小なる値で
得られ、この為光電流の最大増倍率が高いという大なる
特徴を有するものである。
ォトダイオードの場金、嬉４図に示す如く、電＠１４及
び１５に印加する電圧（Ｖ）ｋ対する暗電流（ム）が、
電圧（Ｖ）に対する光電流の増倍率が大なる値で得られ
る範Ｈに於て、ｓ１図の場合に比し格段的に小なる値で
得られ、この為光電流の最大増倍率が高いという大なる
特徴を有するものである。
又嬉５ｌｉＩＡへＦ〈て上述せる本発明によるアバラン
シフォトダイオードの製法の一例の場合。
シフォトダイオードの製法の一例の場合。
上述せる優れた特徴を有するアバランクフォトダイオー
ドを＊ ＩＩＩ’図ム〜Ｆにて上述せる従来の製法の場
合に比し工程を増すことなしに容易に得ることが出来る
と共に、ガードリングとしての半導体領域２９となる半
導体領域２７を。
ドを＊ ＩＩＩ’図ム〜Ｆにて上述せる従来の製法の場
合に比し工程を増すことなしに容易に得ることが出来る
と共に、ガードリングとしての半導体領域２９となる半
導体領域２７を。
嬉１図の場合の如くに環状に形成する要がないので、目
的とするアバラックフォトダイオードを全体と己で第１
図の場合に比し簡易に得ることが出来る等の大なる特徴
を有するものであるＯ尚上述に於ては１本発明によるア
ノ（う／ンフォトダイオード及びその製法の夫々につき
一例を述べたに過ぎず、Ｎ型をＰ型、Ｐ型をＮｆｉ番こ
絖み替えた構成とすることも出来、その他本発明の椙神
を脱することなしに、種々の変型変更をなし得るであろ
う。
的とするアバラックフォトダイオードを全体と己で第１
図の場合に比し簡易に得ることが出来る等の大なる特徴
を有するものであるＯ尚上述に於ては１本発明によるア
ノ（う／ンフォトダイオード及びその製法の夫々につき
一例を述べたに過ぎず、Ｎ型をＰ型、Ｐ型をＮｆｉ番こ
絖み替えた構成とすることも出来、その他本発明の椙神
を脱することなしに、種々の変型変更をなし得るであろ
う。
１１１ｇＡ−Ｆは従来のアバフンシフオドダイオード及
びその製法を示す、その製法の順次の工程＆ｃ′１にけ
る路線的断面図、第２図は第１図ム〜Ｆに示す従来のＩ
ｌ法によって得られた従来のアバフンシフオドダイオー
ドの特性を示す曲線図、第３図ム〜ｒは本発明によるア
バランシフォトダイオードの一例及びその製法の一例を
示す、その製法の一例の順次の工程に於ける路線的断面
図、第４図は第５図Ａ−Ｆに示す本発明による製法によ
って得られた本発明によるアバフンシフオドダイオード
の一例の特性を示す曲線図である。 図中１は半導体基板、２及び３は半導体層。 ６．８，１０，２８及び５０はＰＮ接合、ア、？、１１
．２９及び３１は半導体領域を夫々示す。 出願人 日本電信電話公社 第１ ｖＡＡ 第１図Ｂ 第１図Ｃ 第１図り 第１図Ｅ 電池（Ｖ） ５０１ 第８図Ａ 第３図Ｂ 第３図Ｃ 第８因Ｄ ＩＮ３１１Ｅ 第３図Ｆ
びその製法を示す、その製法の順次の工程＆ｃ′１にけ
る路線的断面図、第２図は第１図ム〜Ｆに示す従来のＩ
ｌ法によって得られた従来のアバフンシフオドダイオー
ドの特性を示す曲線図、第３図ム〜ｒは本発明によるア
バランシフォトダイオードの一例及びその製法の一例を
示す、その製法の一例の順次の工程に於ける路線的断面
図、第４図は第５図Ａ−Ｆに示す本発明による製法によ
って得られた本発明によるアバフンシフオドダイオード
の一例の特性を示す曲線図である。 図中１は半導体基板、２及び３は半導体層。 ６．８，１０，２８及び５０はＰＮ接合、ア、？、１１
．２９及び３１は半導体領域を夫々示す。 出願人 日本電信電話公社 第１ ｖＡＡ 第１図Ｂ 第１図Ｃ 第１図り 第１図Ｅ 電池（Ｖ） ５０１ 第８図Ａ 第３図Ｂ 第３図Ｃ 第８因Ｄ ＩＮ３１１Ｅ 第３図Ｆ
Claims (1)
- 【特許請求の範囲】 １、 第１の導電型を有する第１の半導体層と。 該第１の半導体層上に、それとの間でヘテロ接合を形成
すべく形成された。上記第１の半導体層に比し大なるエ
ネルギバンドギャップを有し且第１の導電型を有する第
２の半導体層と。 該第２の半導体層内に、上記第１の半導体層−とは反対
側より、ｉｌｌのＰＮ接合を形成すべく形成された。第
１の導電型とは逆の第２の導電型を有する第１の半導体
領域と。 上記第２の半導体層内に、上記第１の半導体層側とは反
対側より、上記Ｉ１１のＰＮ接合と連接せる上記ｉｌｌ
のＰＮｊ１合に比し緩やかな第２のＰＮＮ金倉形成すべ
（上記第１の半導体領域の周りにこれと連接して形成さ
れた。 譲２の導％臘を有する壌°状のｌＩ２の半導体領域とを
有するアバランシフォトダイオードに於て。 上記第１のＰＮ接合の上記へテロ接合と対向する部がそ
の全域に亘って上記ヘチロ接合との間で略々一様な間隔
を有し、 諌間隔が上記第２のＰＮ接合の上記ヘテロ接合とのなす
最小間隔に比し小であることを特徴とするアバランシフ
ォトダイオード。 ２、第１の導電型を有する第１の半導体層を形成する工
程と。 上記第１の半導体層上に、それとの間でヘテロ接合を形
成すべく、上記第１の半導体層に比し大なるエネルギバ
ンドギャップを有し且第１の導電型を有する第２の半導
体層を形成する工程と。 上記第２の半導体層内に、上記第１の半導体層側とは反
対側より、第３のＰＮ接合を形成すべく第１の導電型と
は逆のｗＬ２の導電型を有するアイランド状の第３の半
導体領域を形成する工程と。 上記第２の半導体層内に、上記第１の半導体層側とは反
対側より、上記第３の半導体領域の外周縁にて礒囲まれ
ている領域内に於て。 上記第３の半導体領域と重複せる態様を以って、上記第
５のＰＮ接合の外周部による第２のＰＮ接合を形成せる
上記第５の半導体領域の外周部でなる環状の第２の半導
体領域を形成すべく且上記Ｊ１２のＰＮ接合と連接せる
上記第２のＰＮ接合に比し急峻な第１のＰＮ接合を形成
すべく、上記第２の半導体領域より深い深さを有し且第
２の導電型を有する第１の半導体領域を形成する工種と
を含む事を特徴とするアバランシフォトダイオ−トノ製
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128410A JPS5830164A (ja) | 1981-08-17 | 1981-08-17 | アバランシフオトダイオ−ド及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128410A JPS5830164A (ja) | 1981-08-17 | 1981-08-17 | アバランシフオトダイオ−ド及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5830164A true JPS5830164A (ja) | 1983-02-22 |
Family
ID=14984081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56128410A Pending JPS5830164A (ja) | 1981-08-17 | 1981-08-17 | アバランシフオトダイオ−ド及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830164A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198786A (ja) * | 1984-03-22 | 1985-10-08 | Nec Corp | 半導体受光素子 |
| JPS61101085A (ja) * | 1984-10-24 | 1986-05-19 | Nec Corp | ３−５族半導体受光素子の製造方法 |
| JPS6451674A (en) * | 1987-08-24 | 1989-02-27 | Hitachi Ltd | Semiconductor photodetector |
| US9105788B2 (en) | 2010-04-23 | 2015-08-11 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. | Silicon photoelectric multiplier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642385A (en) * | 1979-09-12 | 1981-04-20 | Nec Corp | Hetero-structure semiconductor device |
-
1981
- 1981-08-17 JP JP56128410A patent/JPS5830164A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642385A (en) * | 1979-09-12 | 1981-04-20 | Nec Corp | Hetero-structure semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198786A (ja) * | 1984-03-22 | 1985-10-08 | Nec Corp | 半導体受光素子 |
| JPS61101085A (ja) * | 1984-10-24 | 1986-05-19 | Nec Corp | ３−５族半導体受光素子の製造方法 |
| JPS6451674A (en) * | 1987-08-24 | 1989-02-27 | Hitachi Ltd | Semiconductor photodetector |
| US9105788B2 (en) | 2010-04-23 | 2015-08-11 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. | Silicon photoelectric multiplier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466948A (en) | Monolithic silicon opto-coupler using enhanced silicon based LEDS | |
| JP2996943B2 (ja) | 半導体受光装置及びその製造方法 | |
| US4301463A (en) | Demultiplexing photodetector | |
| JP2793238B2 (ja) | 半導体受光装置及びその製造方法 | |
| JPS6244431B2 (ja) | ||
| KR100197134B1 (ko) | 애벌런치 포토다이오드 및 그의 제조방법 | |
| JPH02248081A (ja) | アバランシェフォトダイオード及びその製造方法 | |
| JPH0542837B2 (ja) | ||
| JPH0251284A (ja) | 半導体受光素子 | |
| JPH02114675A (ja) | 半導体発光素子ならびにその製造方法 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JPS61204988A (ja) | 半導体受光素子 | |
| JPS6180875A (ja) | 半導体装置 | |
| JPS5896777A (ja) | 太陽電池 | |
| JPS6346782A (ja) | 半導体受光・増幅装置 | |
| JP2583032B2 (ja) | 受光素子 | |
| JPH0382085A (ja) | 半導体受光素子及びその製造方法 | |
| JP2001007378A (ja) | 半導体受光装置及びその製造方法 | |
| JPS60130871A (ja) | ＩｎＧａＡｓ光検出器 | |
| JPS62217690A (ja) | 半導体発光装置及びその製造方法 | |
| JPS63301573A (ja) | 発光ダイオ−ド | |
| JPH02246172A (ja) | 受光素子の製造方法 | |
| JPS60123083A (ja) | 半導体装置 | |
| JPS62186574A (ja) | 半導体受光装置 | |
| JPS61101085A (ja) | ３−５族半導体受光素子の製造方法 |