JPS5831423Y2 - 腕時計の実装構造 - Google Patents

腕時計の実装構造

Info

Publication number
JPS5831423Y2
JPS5831423Y2 JP11688182U JP11688182U JPS5831423Y2 JP S5831423 Y2 JPS5831423 Y2 JP S5831423Y2 JP 11688182 U JP11688182 U JP 11688182U JP 11688182 U JP11688182 U JP 11688182U JP S5831423 Y2 JPS5831423 Y2 JP S5831423Y2
Authority
JP
Japan
Prior art keywords
semiconductor element
film
circuit board
hole
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11688182U
Other languages
English (en)
Other versions
JPS5822750U (ja
Inventor
哲男 薮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11688182U priority Critical patent/JPS5831423Y2/ja
Publication of JPS5822750U publication Critical patent/JPS5822750U/ja
Application granted granted Critical
Publication of JPS5831423Y2 publication Critical patent/JPS5831423Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案は、フレキプルフィルム(以下フィルム)にIC
の外形よりやや大きめの穴をあけ、金又はスズメッキ(
以下メッキ)された圧延及び電解銅箔(以下銅箔)を穴
の中心に向かって突き出させ、フィルムと接着されてい
ない面を使用して外部接続端子部に作られた金属盛り上
げ部(引下バンプ)を持つICを接続させた半導体装置
に関する。
本考案の目的は、収納容器の限られた空間を効率良く使
用できる半導体装置を与える事にある。
本考案の他の目的は、銅箔表面の平滑度に関係なく、安
定したポンチ゛イング品質を得る事にある。
本発明の他の目的は、回路基板の製造工程を少なくする
事により、回路基板のコストダウンに寄与する事にある
従来のテープキャリア方式におけるボンディングは、銅
箔の、フィルムと接着された面側とバンプを接続してい
るが、この方式では、電解銅箔を使用した場合、安定し
たボンディング品質を保つ為には、ボンディング面の凹
凸が激しいので、平滑する必要があり、コストアップの
要因となっている。
又、他部品に実装する際に、フィルム側に空間が無い場
合、無理して実装しようとすると、他部品のレイアウト
に支障が生じる。
本考案は、このような問題を解決する秀れた発明と言え
る。
次に図に基すき説明する。
第1図は、従来のテープキャリア方式のボンディングに
よる半導体装置を表わし、導体金属箔となる銅箔1は接
着剤2によってフィルム3に接着されているが、接着強
度を増す為に銅箔1の凹凸の激しい面がフィルム3と接
着されている。
しかし、銅箔3の凹凸の激しい面とICのバンプ4をポ
ンチ゛イングする場合、ポンチ゛イング品質が不安定に
なり、信頼性が低下するので、それを防ぐ為に、バンプ
4とポンチ゛イングさ・れる、穴5の中心に向って張り
出した銅箔6(以下フィンガー)の凹、凸の激しい面を
平滑化し、ボンディング性の向上を□はからねばならな
い。
通常、1オンスの電解銅箔を使用した場合、凹凸差は1
0μmにも及ぶ為、特殊加工により、凹凸差を2〜3μ
mまで小さくした実施例がある。
しかし、この方式は、加工工数増となりコストアップし
、さらに銅箔が薄くなるので、フィンガーの強度も低下
し、研摩量のバラツキにより不安定な品質を持つ事にな
る。
、 ■ 、 ′第2図は、本考案を表わす半導体装置
で、銅箔1の凹凸の激しい面を使用せず、凹凸の緩やか
な面とバンプ4をボンディングする為に、前記特殊加工
を必要とせず、コストダウンとなり、銅箔1の厚みもそ
のままであるので、フィンガー強度も高く、品質も安定
しているので、品質安定した回路基板を供給する事がで
きる乙1覧 □ ・。
また、第2図から明らかなように:フィンガー6は角度
を持ってフィル八3とは反対側に曲げられ、フ不ルム3
の平面とは異なる断面位置でICのバンプ4と接着され
ている。
第3図は、本考案を腕時計に組み込んだ実施例で、半導
体装置の下は、地板7と回路ケース8によって、半導体
装置を収納する空間がない。
しがし、上方は、パネル枠□9と反射板10によって生
じた空間があり、本発明の半導体装置は効率良くその空
間を使用でき、収納される。
特に、モールド剤11をIC表面及びフィルムの穴内に
充填させているにもかかわらず、フィルムの下面はほぼ
フラットとなり、地板及び回路ケースの配置を容易にし
ている。
本発明はかかる構成のために次に示すいくつかの効果を
有する。
(a)フィンガー6がICに対して角度をもっているた
めに、フィンガー6とICの工・ンジが接角虫しショー
トを発生するといった間部が無い。
(b)フィンガー6の上面でICのバンプを□接着固定
する場合、フィンガー6の平滑作業が無いので強度が大
きい。
しかし強度が大き過ぎるとフィンガーとICバンプの接
着時にはフィンガーの戻り代が大きくなり確実で安定し
た接着作業が困難になる。
然るに本願の構成によれば、接着に際、してフィンガー
がフィルムと剥離する方向で持ち上げられるので、フィ
ンガーの有効バネ長さが大きくなり、安定した接続作業
ができる。
(C)又、フィンガーがフィルムと反対側に立上がって
いるため、に、フィルムの穴部がらICのパッド面まで
の距離が大きくなり、モールド剤が゛フィルムの銅箔と
は反対側の面を超えなくても十分な保護モールド膜厚を
得ることができる。
これによってフィルムの銅箔、、も配置した側とは反対
側のフィルム面をほぼフラット、にできるので、補強板
等の配置に際して配置自由度、が高まる利点を有する。
(d)フィンガーとモールド剤の濡れ性はフィンガーに
凹凸面のある方が大きいことは体験的に知られている所
であるが、本願の構4戊ではダイイガーの凹凸面のある
面が角度をなしてICのパッドに向っているので、モー
ルド剤がフィンガーに沿って流れでいき、外側、へのモ
ールド剤の広が、りが著しく少ない利点を有する。
【図面の簡単な説明】
第1図、は従来のテープキャリア方式による半導体装置
を表わし、1は銅箔、2は接着剤、3はフィルム、4は
バンプ、5は穴、6はフィンガーを示す。 第2図は本考案の半導体装置を表わす。 第3図は本考案を、腕時計に組み込んだ実施例を表わし
、7(よ地板、8は)回路ケース、9はパネル枠、10
は反射板を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 時刻の表示手段、フレキシブルフィルムがら成る回路基
    板、及び回路ケース等の補強部材を有する時計において
    、前記回路基板は一部に半導体素子より若干大きな穴を
    有するフレキシブルフィルムをベースとして、前記ベー
    スに接着剤を介して導体金属箔を積層し、且つ前記導体
    金属箔の一端を前記穴内に突出させて、半導体素子との
    接続部を形成するよう構成され、前記半導体素子は前記
    回路基板の接続部と対向する外部接続端子部に金属盛り
    上げ部を配置して形成されており、前記半導体素子の金
    属盛り上げ部が前記導体金属箔の接着剤が配置された側
    とは反対側の面に導通固着されるとともに、前記穴内に
    突出した導体金属箔をフィルム側とは反対側に立ち上げ
    ることによって前記半導体素子の金属盛り上げ部と前記
    フレキシブルフィルム表面との間に間隔を持たせ、更に
    前記半導体素子の外部接続端子が配置された面及び前記
    フレキシブルテープの穴内にモールド剤を充填させて成
    り、前記モールド剤を充填させた回路基板は、半導体素
    子が、前記フレキシブルフィルムと前記表示体の間に配
    置され、前記フレキシブルフィルムの裏面に前記回路ケ
    ース等の補強部材が配置されるよう構成したことを特徴
    とする腕時計の実装構造。
JP11688182U 1982-07-30 1982-07-30 腕時計の実装構造 Expired JPS5831423Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11688182U JPS5831423Y2 (ja) 1982-07-30 1982-07-30 腕時計の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11688182U JPS5831423Y2 (ja) 1982-07-30 1982-07-30 腕時計の実装構造

Publications (2)

Publication Number Publication Date
JPS5822750U JPS5822750U (ja) 1983-02-12
JPS5831423Y2 true JPS5831423Y2 (ja) 1983-07-12

Family

ID=29911087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11688182U Expired JPS5831423Y2 (ja) 1982-07-30 1982-07-30 腕時計の実装構造

Country Status (1)

Country Link
JP (1) JPS5831423Y2 (ja)

Also Published As

Publication number Publication date
JPS5822750U (ja) 1983-02-12

Similar Documents

Publication Publication Date Title
JPH11219420A (ja) Icカードモジュール、icカード及びそれらの製造方法
US6548326B2 (en) Semiconductor device and process of producing same
JP4069587B2 (ja) 半導体チップの実装方法
JPH09186267A (ja) Bga半導体パッケージ
JP2000208675A (ja) 半導体装置およびその製造方法
JPS5831421Y2 (ja) 半導体装置
JPH03125440A (ja) 電子部品
JP2546342Y2 (ja) 混成集積回路
JPS58111958U (ja) 半導体装置のリ−ドフレ−ム
JPH02174136A (ja) 回路基板構造
JPS634690A (ja) 厚膜混成集積回路基板
JPH08190616A (ja) Icカード
JPH0524551Y2 (ja)
JPH02275655A (ja) 混成集積回路
KR100253379B1 (ko) 쉘케이스 반도체 패키지 및 그 제조방법
JPH0755592B2 (ja) Icカード用プリント配線板
JPS59177949U (ja) 半導体装置
JP2000223530A (ja) フリップチップ実装体および実装方法
JPH0143872Y2 (ja)
JPS6021534A (ja) 回路実装構造
JPS5822750U (ja) 腕時計の実装構造
JPS59161831A (ja) 半導体装置
JPS58111959U (ja) 半導体装置
JPS62209889A (ja) 電子部品の取付構造
JPS59158179U (ja) 液晶表示装置