JPS5846632A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係り、特ζ；半導体集
積回路の電極引出配線の超微細化を可能６：シた半導体
装置の製造方法（＝関する。

近年、半導体装置、特に半導体集積回路の進歩は着しく
、フォトエツチングＣ：よる微細加工技術、イオン注入
技術などの製造技術の向上が趨ＬＳＩへと大きく寄与し
ている。これら技術が向上しても、集積度を大幅（−向
上させることは、半導体素子の寸法を比例して縮小した
としてもフンタクトホールの開口技術１位置合せ余裕な
どの点で困難である。このコンタクトホールな自己整合
的に形成する一方法として、既にＩＩＤＭ　　Ｔａｏｈ
ｍ！ｅｅｌ　　ｄｉｇｓｓｔ　　ＰＰ２０１−２０４．
１９７９＠８ｍｂ−Ｎａｍｏｓ＠ｅｏｎｄ　８ｅｌｆ　
−ａｌゑｇｍｅｄ　Ｉ”　Ｌ　／ＭＴＬ０１ｒｏ＠！ロ
ー二発表されている。すなわち、パイ４−ラ論理素子で
あるＩｎｔｅｇｒａｔｅｄ　Ｉｎｊｅｏｔｌｏｎ位置合
せを用いず、自己整合的に形成する製造技術が開示され
ている。

この製造技術の概略を第１図（Ａ−０を参焦して次に説
明する。低濃度なｐ形（ｐ−）シリコン基板１の一方内
面に高濃度のｎ形（ｎ＋）埋め込みシリコン層２を設け
、この１層２の表面上に口形エピタキシャル成長層１を
設け、このｎ形エピタキシャル成長層Ｓの周囲をシリコ
ン酸化膜（フィールド酸化膜）４で囲むように設けて。

いわゆる素子間を分離している。上記ｎ彫工ｅタキＶヤ
ル成艮層３の内表面ζ：は、それぞれ離隔して高濃度な
ｐ形（ｐ”）ｆｌｉ域からなる外部ペース層１およびイ
ンジェクタ層６．６．ｇを設け、インジェクタ層６，６
．ｇ間に多結晶Ｖ９コンからなる内部ペース層Ｆ、Ｆを
設け、この内部ペース層Ｆ、Ｆ上に高濃度な口形（ｎ＋
）不純物拡散領域からなるコレクタ層８．８を設け、こ
のコレクタ層８．１の表面にｎ＋多多結晶シリコフタ、
＃を設けて電極引出配線を形成する。

この配線９．９上およびペース層５とインジェクタ層−
との間の表面（二それぞれ絶縁体層１０゜１１．１１を
設け、さらＣ＝ペース層５およびインジェクタｇ、ｇ、
ｔの電極引出配線として金属電極膜ｒｘ、ｘｓをそれぞ
れ形成して、ＩＩＬのＸＣを構成したものである。

このような半導体装置の微細化に際し、たとえばＩＩＬ
のコレクタ領域を比例縮小して　、＋多結晶シリコンか
らなる電極引出配線９の線幅が２μｍ、ｌ声ｍ％チプミ
クロンと微細化を虐めた場合、コレクタ電極１の配線抵
抗が非常に大きくなり、インジェクタ電流の大きい領域
（たとえば１００声ム乃至１ｍＡ）では使用不可能とな
り、それにともなって最小伝播遅延時間（ｔ　ｐｄ龜）
も遅くなるなどの問題点があった。

また、ＩＩＬのコレクタ配線抵抗を下げる他の従来の製
造方法として金属νす夛イドを用いる方法もある。しか
し、コレクタ電極８のｎ＋層を形成するＣ二際し、９０
０℃以上の熱処理工程があるので金属νリチイドのオー
ミックコンタクトが高（なったり、あるいは完全Ｃ；導
通が得られないことがしばしばあるなどの問題があった
。

本発明は上記事情に鑑みてなされたもので、その目的と
するところは、−導電形半導体層の電極引出配線層など
のオーミックコンタクトしたメタルシリサイ「層を形成
する（：際し、上記半導体層の不純物導入工程が終了し
た後、メタルシリサイｒ化された電極引出配線層を形成
することを特徴とした半導体装置の製造方法を提供する
ことにある。

すなわち１本発明は、−導電形半導体層の電極引出配線
としてメタルシリサイド層を形成するに際し、上記半導
体層に不純物ドープの工程終了後、メタルνす夛イド化
された配線層を形成するので、半導体層とのオーミック
コンタクトが可能で、しかも微細化された配線状態でも
良好な配線抵抗を有し、大電流領域動作も可能となる半
導体装置の製造方法を提供するものである。

以下、本発明の一実施例をＩＩＬの製造に適用した場合
について説明する。

まず−２図に）に示すように、−導電型半導体基板たと
えば低濃度なＰ形ＶＶコン基板２Ｉの一方内面に高濃度
なｎ形（ｎ＋）埋込み層２２を形成し、この填込み層２
２上に低濃度なｎ形（ｎつエビタキＶヤル成長層２Ｓを
形成する。このムーエビタキシヤル成長層２１の周囲に
、絶縁体による分離領域、たとえばＶリコン酸化層から
なるフィールド酸化層２４を形成する。さらＣ：％ｍ−
工Ｃタキシヤル成長層２１の表面に、たとえば厚さ３０
００１のＶ９コン酸化膜１５を選択的に形成する。この
シリコン酸化膜２Ｊおよび上記フィールＰ酸化膜２４を
マスクとして、ｐ形不純物を拡散Ｌ′ｃｐ形半導体領域
ｘｇ、ｚｖを形成する０次に第２図（至）に示すよう（
＝、Ｐ形半導体領域１１上にｎ形不純物を高濃度にドー
プした亀“形多結晶ｖ！ｌコン層２８を選択的１；厚さ
たとえば５ｏｏｏ又形成する。さらに、この多結晶シリ
コン層２Ｉ上に、たとえば厚さ２０００１のシリコン窒
化膜２９を形成する０次区：第２１１（ｏ）ｔ：示すよ
うＣ；、全体を熱酸化処理して少なくとも上記鳳◆形多
結晶シリコン層２８の側面に熱酸化膜３０を厚さたとえ
ば２５００１形成する。このとき、ｐ形半導体領域２＃
。

２１上ζ：は約６００１の熱酸化膜ＳＯが形成される。

この現象は、高濃度にｎ形不純物をドーグした多結晶ｖ
リコン層２８の酸化速度がＰ形半導体領域ｘｉ、ｚ’ｔ
の酸化速度よりも数倍から数十倍速いためである。した
がって、この熱酸化処理工程シーよって、同時に多結晶
シリコン層１８舊：高濃度（：Ｐ−ゾされていた態形不
純物が熱拡散して、多結晶Ｖリッツ層２８直下のｐ形半
導体領域２１内表面には高濃度なｎ形（ｍ◆）の半導体
層Ｊ１が形成される。この勤十半導体層Ｊ１はコレクタ
として用いる。さらＣ′−、フィールド酸化膜２４％シ
リコン酸化膜２５およびシリコン窒化膜ｚ９をマスクと
してｐ形不純物をイオン注入することＣ二より、高濃度
なｐ形（ｐ＋）半導体領域１１，３３を形成する。この
一方のｐ十形半導体領域Ｓ２はＩＩＬのインジェクタと
して用い、他方のｐ十形半導体領域Ｓ１はＩＬＬの外部
ペースとして用いる。

次（：第２図０に示すよう≦二、たとえは１６０℃に熱
した燐酸によってＦ４ｊＩ記シリコン窒化膜２９をエツ
チングして、ｎ＋形多結昌シリコン層２８の表面を露出
させ、この露出したｎ＋形多、結晶Ｖリコン層２８上を
含む表面シーたとえば厚さ５００Ｘの白金層３４を蒸着
する０次に弔２図（ト）に示すよう１：、上記白金層３
４と窒素Ｎ、雰囲気中にてたとえば５５０℃の温度で熱
処理することにより、ｎ＋形多結晶ンリコン層２８上に
設けられている白金層３４の部分は化学反応して白金シ
リサイド３５となる。その後。

シリサイド化しない白金層３４を王水などでエツチング
する。この工程ζ二より得た白金サイドｓ５をコレクタ
の電極引出配線層として用いる。

したがつ°〔、この電極引出配線層は自己整合的２二形
成されるという製造上きわめて有利な製法である効果が
ある０次に第２図（りに示すようＣ二、表面に厚さたと
えば３０００　Ｘ〜５０００ＸのＶリコン酸化膜１６を
堆積し、この酸化膜３６をベースコンタクト央−ル３２
およびインジェクタコンタクトホール３８を形成するよ
う（二選択エツチングする０次に第２図：ユ示すよう（
二、表面に金−アルミニウムＣＡＩ＞層を蒸着し、この
Ａ１層をフィールｒ酸化膜２４上および酸化膜２５上で
選択的Ｃ−エツチング除去することＣ：より、ペース電
極引出配線３９およびインジェクタ電極引出配線４０を
それぞれ形成して、ＩＩＬの集積回路を構成する。

上述した製造方法によれば、不純物ドーグの多結晶シリ
コンの配線よりも士数倍も表面抵抗の低いメタルシリサ
イドを配線材料として使用するため、前記実施例のよう
なコレクタの電極引出配線層３５の線幅を１μｍあるい
はサブミクロン単位にすることができ、さらに素子の性
能向上をはかることができる。しかも、メタルシリサイ
ドの配線は、メタルシリサイド化工程の前にｎ＋形多結
晶シリコン層２８から不純物の拡散が行われてコレクタ
層３１が形成された後１：メタルシリサイド化工程によ
り形成されるので、６００℃以上の高温の熱処理工程を
メタルシリサイド拷工程後媚二は不要となり、コレクタ
領域とメタルシリサイドとのオーミックコンタクトはき
わめて良好であるなど１種々の効果が期待できる。

なお、前記実施例では、メタルシリサイドの形成として
白余りリサイドを用いた例１：ついて説明したが、白金
の他、メタルンリサイｒが形成される金属であれば何れ
でもよく、たとえばニッケル、モリブデン、タンタル、
タングステンなどの高融点金属でもよい。また、メタル
シリサイド下の高不純物濃度の多結晶シリコンは、不純
物ドーグの多結晶シリコン２８を用いた例について説明
したが、たとえばあらかじめ不純物を含まない多結晶シ
リコン層を形成し、この多結晶シリコン層Ｃ二不純物を
導入してもよい。

この導入手段は、たとえば不純物の拡散、イオン注入、
堆積の際１：不純物を混入させるなど、その他種々ある
。また、多結晶シリコン層２８の代わ偽月二非晶質シリ
コンでも同様な効果が得られる。また、シリコン窒化膜
２９は、他の実雄側としてアルミナを用いても同様な効
果が得られる。さらに、ＩＩＬに適用した実施例につい
て説明したが、メタルシリサイドを形成する製法であれ
ば何れの工程でもよく、たとえばバイポーラトランジス
タ、ジャンクション電界効果トランジスタ、８ＩＴ、８
ＩＴＬなどその他種々の製法に適用できる。

以上詳述したように本発明によれば、−導電形半導体層
の電極引出配線１などのオーミックコンタクトしたメタ
ルシリサイド層を形成するに際し、上記半導体層の不純
物導入工程が終了した後、メタルシリサイド化された電
極引出配線層を形成することによって、半導体層とのオ
ーミックコンタクトが可能で、しかも微細化された配線
状態でも良好な配線抵抗を有し、大電流領域動作も可能
となる半導体装置の製造方法を提供できる。

【図面の簡単な説明】

第１図（イ）〜（ｑは従来の半導体装置の製造方法を説
明するための略図で、に）図は平面図、（至）図はに）
図におけるＸ−Ｘ線Ｃ二沿う断面図、（Ｑ図は（ト）図
におけるＹＹ矢視断面図、第２図（Ａ）〜（１’）は本
発明の一実施例を工程順ζ二説明するための構造断面図
である。 ２１・・・ｐ−形シリコン基板、２２・・・ｎ＋形埋め
込み層、２３・・・１１″″形工ピタキシヤル成長層。 ２４・・・フィールド酸化膜、２５・・・シリコン酸化
膜、２６．２１・・・ｐ形半導体領域、２８・・・ｎ＋
形多結晶シリコン層、２９・・・Ｖリコ゛ン窒化膿、ｊ
　Ｏ−・・熱酸化ｌＩｌ！、３１・ｎ＋形拡散領域、３
２゜Ｊ３・・・ｐ＋形半導体領域、３４・・・白金層、
３５・・・白金シリサイ「、３６・・、ＣＶＤシリプン
酸化膜、ｓ’ｔ、ｓｔｔ・・・コン９１　）＃−ル、３
９．４０・・・Ａｊ配線。 出願人代理人　弁理士　鈴　江　武　彦り一肛 富 手続補正書（方式） 昭和５了士パ１月？日 特許庁長官　　　島　１）春　樹　殿 １、事件の表示 特願昭５６−１４５２７１、 発明の名称 半導体装置の製造方法 ３、捕］Ｅをする者 事件との関係　特許出願人 （３０７）　　東京芝浦電気株式会社 ・１０代理人 昭和５７年１月２６日 ６、補ＩＦの対象 明細書 ７、補正の内容 明細書の第１２頁第２行目から第３行目に「第２図囚〜
（Ｆ５は」とあるな「第２図囚〜（Ｑは」と訂正する。

Claims (3)

【特許請求の範囲】
1. （１）−導電形半導体層とオーミックコンタクトしたメ
   タルシリサイｒを形成するに際し、前記半導体層の不純
   物導入工程が終了した後メタルシリサイド化された導電
   体が形成されることを特徴とする半導体装置の製造方法
   。
2. （２）前記半導体層は、該半導体層形成部上に不純物を
   含んだ多結晶レリコン層または非晶質Ｖ９コン層を形成
   し、熱拡散により不純物を前記半導体層形成部に導入し
   て形成したものである特許請求の範囲第１項記戴の半導
   体装置の製造方法。
3. （３）前記メタルシリサイドは、不純物を含んだ多結晶
   シリコン層または非晶質シリコン層上に設けたメタル層
   部分をメタルシリサイド化して形成したものである特許
   請求の範囲第１項記戴の半導体装置の製造方法。