JPS5851383A - 演算回路 - Google Patents
演算回路Info
- Publication number
- JPS5851383A JPS5851383A JP56149850A JP14985081A JPS5851383A JP S5851383 A JPS5851383 A JP S5851383A JP 56149850 A JP56149850 A JP 56149850A JP 14985081 A JP14985081 A JP 14985081A JP S5851383 A JPS5851383 A JP S5851383A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- pace
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/22—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for evaluating trigonometric functions; for conversion of co-ordinates; for computations involving vector quantities
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は平方の和の平方根を求める演算回路に関する。
一般に、ベクトルの絶対値を求めるには＆というｐＪＩ
数を計算する。すなわち、ベクトルが二次元ベクトルの
場合にはベクトルの２つの成分（ｘｔ Ｉ Ｘｍ ）の
それぞれの平方を取り、その和の平方根を求める。この
種の演算をするノ９イポーラＩ（、（集積回路）の回路
として従来２つの回路が知られている。
数を計算する。すなわち、ベクトルが二次元ベクトルの
場合にはベクトルの２つの成分（ｘｔ Ｉ Ｘｍ ）の
それぞれの平方を取り、その和の平方根を求める。この
種の演算をするノ９イポーラＩ（、（集積回路）の回路
として従来２つの回路が知られている。
まず、そのうちの一方の演算回路を第１図に示す、この
回路は、コレクタ・ペース間が相互接続されてダイオー
ドとして動作するトランジスタＤ鳳１ｅＤ１１＋Ｄ鵞１
．Ｄ１意ｅ Ｄｌｍ と、フレフタ同志及びエミッタ
同志がそれぞれ接続される２つのトランジスタＱｔｓＱ
ｍと、電流源■ｊ ＋■ｌ とを有している。今、この
回路の出力端ＯＵＴに得られる出力電流１．を求める。
回路は、コレクタ・ペース間が相互接続されてダイオー
ドとして動作するトランジスタＤ鳳１ｅＤ１１＋Ｄ鵞１
．Ｄ１意ｅ Ｄｌｍ と、フレフタ同志及びエミッタ
同志がそれぞれ接続される２つのトランジスタＱｔｓＱ
ｍと、電流源■ｊ ＋■ｌ とを有している。今、この
回路の出力端ＯＵＴに得られる出力電流１．を求める。
トランジスタＤ１１＋ Ｄｌｌ＊ Ｑ鳳５Ｄ１１とトラ
ンジスタＤｌｌ・Ｄｓ＊＋ ＱｇｅＤｌ、との２つのル
ーノの電圧方程式はペース・エミッタ間電圧をＶ□とす
ると、 なる関係式がなり立つ。ここで、トランジスタのコレク
タ電流ＩＣとペース・エミッタ間電圧ｖｍｇとの間には
ｖＢＢ＝ｖｙ ・ｚｎ （ＺＣ／ Ｉｓ）なる関係があ
り、Ｖ、は熱電圧、■、は逆・々イアス飽和電流である
。この関係を上記（１）式の各トランジスターに適用す
ると（２）式のように変形できる。
ンジスタＤｌｌ・Ｄｓ＊＋ ＱｇｅＤｌ、との２つのル
ーノの電圧方程式はペース・エミッタ間電圧をＶ□とす
ると、 なる関係式がなり立つ。ここで、トランジスタのコレク
タ電流ＩＣとペース・エミッタ間電圧ｖｍｇとの間には
ｖＢＢ＝ｖｙ ・ｚｎ （ＺＣ／ Ｉｓ）なる関係があ
り、Ｖ、は熱電圧、■、は逆・々イアス飽和電流である
。この関係を上記（１）式の各トランジスターに適用す
ると（２）式のように変形できる。
ここで、”０１ 、’０１はトランジスタ。ｔ＊Ｑ雪の
コレクタ電流である。
コレクタ電流である。
出力電流■。は上記トランジスタＱｔ 、 Ｑ！のコレ
クタ電流の和であるから、 ！。＝１，１＋４゜１ ・・叩・・・・・
・・・（３）で示さ、れる。上記（２）式からトランジ
スタＤ１１＋ＯＩｇにそれぞれ供給される入Ｑ１１Ｅ流
Ｘ１ｍ ＩＩはで表わされる。
クタ電流の和であるから、 ！。＝１，１＋４゜１ ・・叩・・・・・
・・・（３）で示さ、れる。上記（２）式からトランジ
スタＤ１１＋ＯＩｇにそれぞれ供給される入Ｑ１１Ｅ流
Ｘ１ｍ ＩＩはで表わされる。
上記（３） （４）式より出力電流Ｉ０を求めると、！
。２＝！。ｌ・■。＋１０．弓。
。２＝！。ｌ・■。＋１０．弓。
＝１１２＋Ｉ、２
、、、 Ｉ０＝！７Ｆ＋Ｉ、２ ・・・・・
・・・・・・・・・・・・・・・・（５）となり、平方
の和の平方根の電流が出力端ＯＵＴから得られることが
わかる。
・・・・・・・・・・・・・・・・（５）となり、平方
の和の平方根の電流が出力端ＯＵＴから得られることが
わかる。
第２図はこの種の演算回路の別の従来例を示しているう
この回路の場合には、トランジスタＱｘ・〜９４のルー
プとトランジスタＱ４ 、 Ｑｓのループとの電圧方程
式は下記（６）式にて表わされる。
この回路の場合には、トランジスタＱｘ・〜９４のルー
プとトランジスタＱ４ 、 Ｑｓのループとの電圧方程
式は下記（６）式にて表わされる。
上記（６）式を前述の関係を利用してコレクタ電となり
、この（７）式を整理すると、 と表わすことができ、この（８）式からトランジスタＱ
ｓ 、 Ｑｓ の各コレクタ電流！。１＋Ｉｏｔ−求め
ると（９）式のようになる。
、この（７）式を整理すると、 と表わすことができ、この（８）式からトランジスタＱ
ｓ 、 Ｑｓ の各コレクタ電流！。１＋Ｉｏｔ−求め
ると（９）式のようになる。
従って、出力電流！。は上記各電流Ｉ０１． Ｉ。茸の
和であるので、 ■。＝＝Ｉｏｌ＋Ｉ。。
和であるので、 ■。＝＝Ｉｏｌ＋Ｉ。。
数が得られることになる。これら従来の回路は、入力電
流Ｉｆ ＊ １ｍ あるいはＩ、、Ｉ、 が大きくなる
と、出力電流■。の誤差が大きくなるという欠点があっ
た。これは入力電流が大きい領斌ではトランジスタの電
流増幅率βが下がる傾向にあり、ペース電流の影響によ
るものと考えられる。
流Ｉｆ ＊ １ｍ あるいはＩ、、Ｉ、 が大きくなる
と、出力電流■。の誤差が大きくなるという欠点があっ
た。これは入力電流が大きい領斌ではトランジスタの電
流増幅率βが下がる傾向にあり、ペース電流の影響によ
るものと考えられる。
また、基本的な回路構成も複雑であった。
本発明は上記の事情に鑑みてなされたもので、回路出力
電流（■。）と第２の入力電流（Ｉｓ）との和・差電流
（！。±！１）を作シ、これらの和・差電流の積が第１
の入力電流（■１）の二乗に等しくなるような回路構成
とすることによって、簡単な回路にて出力電流の誤差の
小さい良好な演算特性が得られる演算回路を提供するこ
とを目的とする。
電流（■。）と第２の入力電流（Ｉｓ）との和・差電流
（！。±！１）を作シ、これらの和・差電流の積が第１
の入力電流（■１）の二乗に等しくなるような回路構成
とすることによって、簡単な回路にて出力電流の誤差の
小さい良好な演算特性が得られる演算回路を提供するこ
とを目的とする。
以下、図面を参照して本発明の一実施例を説明する。第
３図に示す演算回路は、コレクタが電流値Ｉ、なる入力
電流源１．に接続されると共にコレクタ・ペースが相互
接続される第１のトランジスタＱ１と、この第１のトラ
ンジスタｑ１のエミッタにコレクタが接続され、ペース
がそのコレクタに接続され、エミッタが負電源（→に接
続される第２のトランジスタＱ窟と、コレクタが出力電
流■。を得る出力端ＯＵＴ及び電流値■１０入り電流源
Ｉ■に接続され、ペースが前記第１のトランジスタＱ１
のコレクタと電流源１．との接続点に接続される第３の
トランジスタＱ１と、コレクタがこの第３のトランジス
タＱｓのエミッタ及び電流値２Ｉ、の入力電流源２Ｉ、
に接続され、ペースがそのコレクタに接続され、エミッ
タが負電源（→に接続される第４のトランジスタＱ４と
を有している。
３図に示す演算回路は、コレクタが電流値Ｉ、なる入力
電流源１．に接続されると共にコレクタ・ペースが相互
接続される第１のトランジスタＱ１と、この第１のトラ
ンジスタｑ１のエミッタにコレクタが接続され、ペース
がそのコレクタに接続され、エミッタが負電源（→に接
続される第２のトランジスタＱ窟と、コレクタが出力電
流■。を得る出力端ＯＵＴ及び電流値■１０入り電流源
Ｉ■に接続され、ペースが前記第１のトランジスタＱ１
のコレクタと電流源１．との接続点に接続される第３の
トランジスタＱ１と、コレクタがこの第３のトランジス
タＱｓのエミッタ及び電流値２Ｉ、の入力電流源２Ｉ、
に接続され、ペースがそのコレクタに接続され、エミッ
タが負電源（→に接続される第４のトランジスタＱ４と
を有している。
上記回路におけるトランジスタ９１〜Ｑ４のループの電
圧方程式は Ｖｌｇ（Ｑｉ） ＋ＶＢｇ（Ｑｓ） ＝Ｖ１ｇ（Ｑｍ）
＋ Ｖｌｌ（Ｑ４） ・・・（１１）で表わされる。
圧方程式は Ｖｌｇ（Ｑｉ） ＋ＶＢｇ（Ｑｓ） ＝Ｖ１ｇ（Ｑｍ）
＋ Ｖｌｌ（Ｑ４） ・・・（１１）で表わされる。
上式（１１）を前述同様にｖ□＝ｖＴ・１ｎ（ＩＣ／／
Ｉｓ） なる関係を利用してコレクタ電流の弐に変換すると、 となり、この（１２）式より出力電流Ｉ。ｔ−求めると
次のように表わせる。
Ｉｓ） なる関係を利用してコレクタ電流の弐に変換すると、 となり、この（１２）式より出力電流Ｉ。ｔ−求めると
次のように表わせる。
１１２＝ （ＩＯ−１１） （ＩＯ＋Ｉｍ）！。−■葛
十Ｉ！ すなわち、第３図の回路にてベクトルの絶対値演算、つ
まり平方の和の平方根を求める演算が実施できることに
なる。
十Ｉ！ すなわち、第３図の回路にてベクトルの絶対値演算、つ
まり平方の和の平方根を求める演算が実施できることに
なる。
上記回路では、第１のトランジスタＱｌのコレクタから
第１の入力電流ＩＩ を流し込み、第３のトランジスタ
Ｑｓを通じて出υ端ＯＵＴに出力電流！。を得るもので
あるが、第３のトランジスタＱｍのコレクタ電流を（Ｉ
。−Ｉｓ）に、第４のトランジスタＱ４のコレクタ電流
を（Ｉ。＋Ｉｎ）となるように第２の入力電流Ｉ、 、
２１．を加えるような回路構成としていることに特徴
がある。
第１の入力電流ＩＩ を流し込み、第３のトランジスタ
Ｑｓを通じて出υ端ＯＵＴに出力電流！。を得るもので
あるが、第３のトランジスタＱｍのコレクタ電流を（Ｉ
。−Ｉｓ）に、第４のトランジスタＱ４のコレクタ電流
を（Ｉ。＋Ｉｎ）となるように第２の入力電流Ｉ、 、
２１．を加えるような回路構成としていることに特徴
がある。
第４図は第３図の回路の具体的な回路を示しておし、ト
ランジスタＱｌ−Ｑ４は第３図の回路と同じで、電流源
Ｉ、 、 ２１．をトランジスタＱ＠。
ランジスタＱｌ−Ｑ４は第３図の回路と同じで、電流源
Ｉ、 、 ２１．をトランジスタＱ＠。
Ｑ−からなるカレントミラー回路１１で構成するように
している。上記トランジスタＱ・のコレクタ入力端ＩＮ
、に入力電流１．を加えると、トランジスタＱｉのコレ
クタには電流！■が生じ、これらトランジスタＱｓ 、
Ｑ−のエミッタ相互接続点には２Ｉ、の電流が流れる
。また、トランジスタＱｍのコレクタを出υ端ＯＵＴに
接続しているので、トランジスタＱ１のコレクタには〔
■。−Ｉｓ）の電流が流れ、トランジスタＱ４−のコレ
クタには〔■。＋ＩｓＪなる電流が流れることになる。
している。上記トランジスタＱ・のコレクタ入力端ＩＮ
、に入力電流１．を加えると、トランジスタＱｉのコレ
クタには電流！■が生じ、これらトランジスタＱｓ 、
Ｑ−のエミッタ相互接続点には２Ｉ、の電流が流れる
。また、トランジスタＱｍのコレクタを出υ端ＯＵＴに
接続しているので、トランジスタＱ１のコレクタには〔
■。−Ｉｓ）の電流が流れ、トランジスタＱ４−のコレ
クタには〔■。＋ＩｓＪなる電流が流れることになる。
すなわら、トランジスタＱｓ ＃ Ｑａのそれぞれに流
れる電流は、前述した第３図と同様になり、出ｔＪ１＆
、流Ｉ０は前記（１３）弐に示す演算によって求めるこ
とができる。
れる電流は、前述した第３図と同様になり、出ｔＪ１＆
、流Ｉ０は前記（１３）弐に示す演算によって求めるこ
とができる。
上述した第４図の回路にて、入力電流■３を・量う・メ
ータとして入力電流１１ と出力電流！。
ータとして入力電流１１ と出力電流！。
とを測定し、その測定データに基づいて得た入出υ電流
（Ｉｔ対１゜）の関係図を第５図に示す。
（Ｉｔ対１゜）の関係図を第５図に示す。
ここで、出ｔＥ電流■。はＩ０＝、／ｉ７’〒１．２に
て求められ、入り電流１１を図のように一定にすると、
入力電流（１１→Ｏ」で出力電流（Ｉｏ→Ｉｓ）となシ
、また入力電流（ＩＩ→呵で出力電流〔■。→１１〕と
なる。つまり、入り電流（１＊＝０）で出力電流！、は
〔■。＝■、〕となり、入り電流〔Ｘ１＝■〕で出力電
流！。は〔■。＝Ｉｘ）となり、〔■。二１１）を晰近
線とする曲線群となっていることがわかる。測定データ
から出力電流！。の計算値との誤差を求めると下記表の
ようＫなる。
て求められ、入り電流１１を図のように一定にすると、
入力電流（１１→Ｏ」で出力電流（Ｉｏ→Ｉｓ）となシ
、また入力電流（ＩＩ→呵で出力電流〔■。→１１〕と
なる。つまり、入り電流（１＊＝０）で出力電流！、は
〔■。＝■、〕となり、入り電流〔Ｘ１＝■〕で出力電
流！。は〔■。＝Ｉｘ）となり、〔■。二１１）を晰近
線とする曲線群となっていることがわかる。測定データ
から出力電流！。の計算値との誤差を求めると下記表の
ようＫなる。
上記表を参照すると、測定値は理論値に比べて数％の誤
差があることがわかる。しかしながら、この程度の簡単
な回路の誤差としては十分なものであろう。入力電流■
１ ＋ ＩＮがＯ，ｌ ｍＡから０．５ ｍＡの範囲で
３％程度の精度が実現で睡ている。
差があることがわかる。しかしながら、この程度の簡単
な回路の誤差としては十分なものであろう。入力電流■
１ ＋ ＩＮがＯ，ｌ ｍＡから０．５ ｍＡの範囲で
３％程度の精度が実現で睡ている。
ところで、上記測定結果を見ると、入力電流！！あるい
は■、が大きくなるとともに出力電流！。の誤差が大き
くなっていることがわかる。
は■、が大きくなるとともに出力電流！。の誤差が大き
くなっていることがわかる。
すなわち、入力電流が大きくなると出力電ａＸＯは理想
値から大きく不足することになる。この大きな入り電流
領域での出力電流の不足の原因は次に示す２つの事が考
えられる。まず、第１に実験に使ったトランジスタのコ
レクタ電流はｌ ｍＡが最大であり、実験回路では出力
電流！。
値から大きく不足することになる。この大きな入り電流
領域での出力電流の不足の原因は次に示す２つの事が考
えられる。まず、第１に実験に使ったトランジスタのコ
レクタ電流はｌ ｍＡが最大であり、実験回路では出力
電流！。
は０．８ ｍＡまで測定しており、素子の容量に近くな
シ娯差を生じている。第２に電流が大きい領域では、ト
ランジスタの電流増幅率βが下がる傾向にあり、ペース
電流の影響があられれている。これら２つの原因のうち
第２のペース電流の要因は回路の修正で対策できる。
シ娯差を生じている。第２に電流が大きい領域では、ト
ランジスタの電流増幅率βが下がる傾向にあり、ペース
電流の影響があられれている。これら２つの原因のうち
第２のペース電流の要因は回路の修正で対策できる。
すなわち、第６図は、コレクタが正電源（→に、ペース
が第１トランジスタＱｔのコレクタに、エミッタが第１
、第３トランジスタＱ１． Ｑ４のペース相互接続点に
それぞれ接続される改良用トランジスタＱ１・を設け、
このトランジスタＱ、・によって入カ電１５！ Ｉ ｔ
に対するペース電流の影響を小さくするように改良した
回路である。この第６図の回路によれば、改良前の第４
図の回路における第１のトランジスタＱ１のコレクタ電
流が（ＩＣ（Ｑｌ） ＝ Ｉ ｔ −Ｉ １（Ｑｔ）
−１１（Ｑｓ））であるのに対し、本回路のコレクタ電
流は（ＩＣ（Ｑｒ）＝１トランジスタＱｓのコレクタ電
流ＩＣ（Ｑｌ）に含まれるペース電流に起因する誤差が
１／／に小さくなる。な′Ｊ？、この回路の出力電流！
。は次式で与えられる。
が第１トランジスタＱｔのコレクタに、エミッタが第１
、第３トランジスタＱ１． Ｑ４のペース相互接続点に
それぞれ接続される改良用トランジスタＱ１・を設け、
このトランジスタＱ、・によって入カ電１５！ Ｉ ｔ
に対するペース電流の影響を小さくするように改良した
回路である。この第６図の回路によれば、改良前の第４
図の回路における第１のトランジスタＱ１のコレクタ電
流が（ＩＣ（Ｑｌ） ＝ Ｉ ｔ −Ｉ １（Ｑｔ）
−１１（Ｑｓ））であるのに対し、本回路のコレクタ電
流は（ＩＣ（Ｑｒ）＝１トランジスタＱｓのコレクタ電
流ＩＣ（Ｑｌ）に含まれるペース電流に起因する誤差が
１／／に小さくなる。な′Ｊ？、この回路の出力電流！
。は次式で与えられる。
Ａ１・Ａ４ ムｌ＠ム３
ここでＡ１−Ａ４はそれぞれ第１〜第４トランジスタ９
１〜Ｑ４のエミッタ面積である。上述したように、第６
図の回路は入り電流の大きな領域にても出力電流の誤差
をよりよく改善できろう第７図は第４図の回路の特性を
改善した回路を示している。すなわち、この回路では、
第４図の回路に第６図の改良用トランジスタＱ＋ｏと同
様にトランジスタＱｔｔｔを設けると共に、入力端ＩＮ
、と第３トランジスタＱｓのコレクタとエミッタとの間
にトランジスタＱｌ＊ Ｑｓ ｅ Ｑｔｓ ＋ Ｑｔｓ
からなるカレントミラー回路１２を設けるようＫしてい
る。さらに、第１、第３トランジスタＱｌ 、 Ｑｓの
ペース相互接続点と負電源←）との間に電流源Ｉを接続
している。上記カレントミラー回路１２におけるトラン
ジスタＱｓ 、 Ｑｓは第４図の場合と同様に接続され
ており、トランジスタＱ４はそのコレクタがトランジス
タＱｓのエミッタに、ペースがコレクタに、エミッタが
第３のトランジスタＱｓのエミッタに接続されており、
トランジスタ９１・はそのコレクタが上記トランジスタ
Ｑ６のエミッタに、ベースがトランジスタＱ１ｍのペー
スに、エミッタが第３のトランジスタＱ１のエミッタに
それぞれ接続されている。本回路でも、第４図同様に第
３のトランジスタＱｓのコレクタに（１゜−１１〕なる
電流が、また第４トランジスタＱ４のコレクタには〔！
。ＩＩｓ）なる電流がそれぞれ流れる。つまり本回路で
は、トランジスタＱｓｏによってベース電流による影響
を小さくすると共にカレントミラー回路１２によってよ
り正確なコレクタ電流を得るようＫし、もって入力電流
の大きな領域での出力電流の誤差特性の改善を図ってい
る。
１〜Ｑ４のエミッタ面積である。上述したように、第６
図の回路は入り電流の大きな領域にても出力電流の誤差
をよりよく改善できろう第７図は第４図の回路の特性を
改善した回路を示している。すなわち、この回路では、
第４図の回路に第６図の改良用トランジスタＱ＋ｏと同
様にトランジスタＱｔｔｔを設けると共に、入力端ＩＮ
、と第３トランジスタＱｓのコレクタとエミッタとの間
にトランジスタＱｌ＊ Ｑｓ ｅ Ｑｔｓ ＋ Ｑｔｓ
からなるカレントミラー回路１２を設けるようＫしてい
る。さらに、第１、第３トランジスタＱｌ 、 Ｑｓの
ペース相互接続点と負電源←）との間に電流源Ｉを接続
している。上記カレントミラー回路１２におけるトラン
ジスタＱｓ 、 Ｑｓは第４図の場合と同様に接続され
ており、トランジスタＱ４はそのコレクタがトランジス
タＱｓのエミッタに、ペースがコレクタに、エミッタが
第３のトランジスタＱｓのエミッタに接続されており、
トランジスタ９１・はそのコレクタが上記トランジスタ
Ｑ６のエミッタに、ベースがトランジスタＱ１ｍのペー
スに、エミッタが第３のトランジスタＱ１のエミッタに
それぞれ接続されている。本回路でも、第４図同様に第
３のトランジスタＱｓのコレクタに（１゜−１１〕なる
電流が、また第４トランジスタＱ４のコレクタには〔！
。ＩＩｓ）なる電流がそれぞれ流れる。つまり本回路で
は、トランジスタＱｓｏによってベース電流による影響
を小さくすると共にカレントミラー回路１２によってよ
り正確なコレクタ電流を得るようＫし、もって入力電流
の大きな領域での出力電流の誤差特性の改善を図ってい
る。
第８図は従来の第１図の回路に第６図の改良用トランジ
スタを適用した回路で、入り電流１１が供給される側に
改良用トランジスタＱｌｏを設け、入力電流Ｘ１が供給
される側に改良用トランジスタＱ１・′を設けるように
している。また、第９図は従来の第２図の回路に第６図
の改良用トランジスタを適用した回路で、コレクタが正
電源（＋）に、ペースがトランジスタＱ１のコレクタに
、エミッタがトランジスタＱ１． Ｑｍのペース相互接
続点にそれぞれ接続される改良用トランジスタＱ１・を
設けている。これら第８図及び第９図の回路も前述の実
施例と同様に入力電流の大きな領域での出力電流の誤差
特性を改善できる。
スタを適用した回路で、入り電流１１が供給される側に
改良用トランジスタＱｌｏを設け、入力電流Ｘ１が供給
される側に改良用トランジスタＱ１・′を設けるように
している。また、第９図は従来の第２図の回路に第６図
の改良用トランジスタを適用した回路で、コレクタが正
電源（＋）に、ペースがトランジスタＱ１のコレクタに
、エミッタがトランジスタＱ１． Ｑｍのペース相互接
続点にそれぞれ接続される改良用トランジスタＱ１・を
設けている。これら第８図及び第９図の回路も前述の実
施例と同様に入力電流の大きな領域での出力電流の誤差
特性を改善できる。
さらに、第１θ図は第１図の従来回路を改善した回路を
示しており、改良用トランジスタＱｓ・＋ Ｑ １０′
を図のように設けると共に、トランジスタＤｌｌ’のコ
レクタに入力電流■１の電流源■ｓ ｋｓ トランジ
スタＱｌ ＋ Ｑ鵞のコレクタ接続点には入力電流１１
の電流源Ｉ！をそれぞれ接続し、トランジスタＤ １ｍ
’のコレクタから出力電流■。を得るようにしている。
示しており、改良用トランジスタＱｓ・＋ Ｑ １０′
を図のように設けると共に、トランジスタＤｌｌ’のコ
レクタに入力電流■１の電流源■ｓ ｋｓ トランジ
スタＱｌ ＋ Ｑ鵞のコレクタ接続点には入力電流１１
の電流源Ｉ！をそれぞれ接続し、トランジスタＤ １ｍ
’のコレクタから出力電流■。を得るようにしている。
本回路においては、トランジスタＱｌ、 Ｑｔのそれぞ
れのコレクタ電流を”ＩＩｓ ＩＩ！とすると、次のよ
うな関係式が成り立つ。
れのコレクタ電流を”ＩＩｓ ＩＩ！とすると、次のよ
うな関係式が成り立つ。
１．２ ＝ Ｉ １１ ・■ ｈ ■。 −■１茸
・ ■Ｉ ｒ ■ｌ ”’１重＋■１鵞る関係
式が導びかれ、この関係式より出力電流Ｘｃ、は ■。＝冨て７７ にて求めることができる。本回路も前述同様入力電流の
大きな領域での出力電流の誤差特性を改善できる。
・ ■Ｉ ｒ ■ｌ ”’１重＋■１鵞る関係
式が導びかれ、この関係式より出力電流Ｘｃ、は ■。＝冨て７７ にて求めることができる。本回路も前述同様入力電流の
大きな領域での出力電流の誤差特性を改善できる。
＃！１１図は本発明の応用例に係る演算回路を示してい
る。この回路では、第６図の回路において第２のトラン
ジスタＱｓのコレクタに入力電流Ｉ、を供給するように
し、第３トランジスタＱ３のコレクタを正電源（ト）に
接続し、エミッタを電流値■１の電流源１１を介して負
電源（→に接続するようＫする。さらに、トランジスタ
Ｑ４はそのベースを第３トランジスタＱ＄のエミッータ
に、エミッタを負電源（→にそれぞれ接続し、コレクタ
から出力電流！。を得るようにしている。この回路にお
ける電流方程式は なる関係が成り立ち、この関係式より出力電流Ｉ０は にて与えられる。本回路も前述の実施例同様の効果を有
するものである。
る。この回路では、第６図の回路において第２のトラン
ジスタＱｓのコレクタに入力電流Ｉ、を供給するように
し、第３トランジスタＱ３のコレクタを正電源（ト）に
接続し、エミッタを電流値■１の電流源１１を介して負
電源（→に接続するようＫする。さらに、トランジスタ
Ｑ４はそのベースを第３トランジスタＱ＄のエミッータ
に、エミッタを負電源（→にそれぞれ接続し、コレクタ
から出力電流！。を得るようにしている。この回路にお
ける電流方程式は なる関係が成り立ち、この関係式より出力電流Ｉ０は にて与えられる。本回路も前述の実施例同様の効果を有
するものである。
以上説明したように本発明によれば、回路用か電１ｔ（
１゜）と第２の入力型ｌｉｔ（Ｉｍ＞との和・差電流（
■。ＩＩｓ）を作り、これらの和・差電流の積が第１の
入り電流（１１）の二乗に等しぐなるような回路構成と
しているので、平方の和の平方根を求める演算を実施で
き、簡単な回路にて出力電流の誤差の小さな良好な演算
特性が得られる演算回路を提供できる。
１゜）と第２の入力型ｌｉｔ（Ｉｍ＞との和・差電流（
■。ＩＩｓ）を作り、これらの和・差電流の積が第１の
入り電流（１１）の二乗に等しぐなるような回路構成と
しているので、平方の和の平方根を求める演算を実施で
き、簡単な回路にて出力電流の誤差の小さな良好な演算
特性が得られる演算回路を提供できる。
第１図および第２図は従来の平方の和の平方根を求める
演算回路の構成図、第３図は本発明の演算回路の基本的
原理を示す構成図、第４図は本発明の実施例に係る演算
回路の構成図、第５図は第４図の回路の実験データに基
づく入出力電流特性図、第６図及び第７図は本発明の実
尻側に係る演電回路の構成図、第８図乃至第１０図はそ
れぞれ従来回路を改良した演算回路の構成図、第１１図
は本発明の応用例に係る演算回路の構成図である。 Ｑｌ−〜Ｑ６・Ｑｌ６・Ｑｔｏ’ｅ Ｑｌｓ ｓＱｔ・
・Ｄ Ｉ １ ｍ Ｄ １１ ’ ｅＤｌｊ ｓ ＤＩ
ＲＺ Ｄ、ｌ ｍ Ｄｌｌ ＃ Ｄｌｌ ”・）ランノ
スタ、１１＊ＩｌｓＩＭ＊２Ｉ・・・電流源、１１．１
２・・・カレントミラー回路。 出願人代理人 弁理士 鈴 江 武 彦第１１Ｗ 第２Ｒ ４７９ 第３図 第６図 第７図 第８図 第９図
演算回路の構成図、第３図は本発明の演算回路の基本的
原理を示す構成図、第４図は本発明の実施例に係る演算
回路の構成図、第５図は第４図の回路の実験データに基
づく入出力電流特性図、第６図及び第７図は本発明の実
尻側に係る演電回路の構成図、第８図乃至第１０図はそ
れぞれ従来回路を改良した演算回路の構成図、第１１図
は本発明の応用例に係る演算回路の構成図である。 Ｑｌ−〜Ｑ６・Ｑｌ６・Ｑｔｏ’ｅ Ｑｌｓ ｓＱｔ・
・Ｄ Ｉ １ ｍ Ｄ １１ ’ ｅＤｌｊ ｓ ＤＩ
ＲＺ Ｄ、ｌ ｍ Ｄｌｌ ＃ Ｄｌｌ ”・）ランノ
スタ、１１＊ＩｌｓＩＭ＊２Ｉ・・・電流源、１１．１
２・・・カレントミラー回路。 出願人代理人 弁理士 鈴 江 武 彦第１１Ｗ 第２Ｒ ４７９ 第３図 第６図 第７図 第８図 第９図
Claims (4)
- （１） コレクタ・ペースが相互接続され、このコレ
クタに第１人力電流（■１）が供給される第１トランジ
スタと、この第１トランジスタのエミッタにコレクタ・
ペース相互接続点が接続されエミッタが第１電源に接続
される第２トランジスタと、コレクタが出力端子に、ペ
ースが上記第１トランジスタのコレクタ・ペース相互接
続点にそれぞれ接続され、コレクタから第２人力電流（
夏、）を分流する第３トランジスタと、この第３トラン
ジスタのエミッタにペース・コレクタ相互接続点が接続
され、エミッタが上記第１電源に接続され、コレクタに
上記第２入力端子（Ｉｍ）の２倍の入力電流（２Ｉｓ）
が供給される第４トランノスタとを具備し、前記第３ト
ランジスタのコレクタ電流として上記出力端子に流れ込
む出力電流（１０）と第２人力電流（■８）との差電ａ
（ｉｏ −Ｉ ｔ）、および前記第４トランジスタの
コレクタ電流として出力電流（Ｉｏ ）と第２人力電流
（！ｌ）との和電流（■・＋Ｉ冨）をそれぞれ得、これ
らの和・差電流の積（Ｉ＠＋Ｉｌ）・（Ｉｓ −Ｉｍ）
が前記第１人力電流（！１）の二乗（Ｉ＋’）に等しく
なるようにして平方の和の平方根を求める演算を実施す
ることを特徴とする演算回路。 - （２） 前記第３トランジスタのコレクタにコレクタ
が接続されエミッタが第４トランジスタのコレクタに接
続される第５トランジスタと、コレクタ・ペースが相互
接続され、コレクタに前記第２入力端子（■りが供給さ
れ、ペースが上記第５トランジスタのペースに、エミッ
タが上記第４トランジスタのコレクタに接続された第６
トランジスタとからなるカレントミラー回路をさらに具
備し、上記第５、第６トランジスタのコレクタ電流とし
てそれぞれ第２人力電流（■、）と等しい電流を得１．
エミッタ共通接続点には、上記鎮２人力ｔＩＩｔの２倍
の入力電流（２Ｉ ｓ）を得ることを特徴とする特許請
求の範囲第１項記載の演算回路。 - （３） 前記第１トランノスタのコレクタにペースが
、コレクタが第２電源に、エミッタが前記第１及び第３
トランジスタのペース相互接続点にそれぞれ接続され、
前記入り電流の大きな領域における上記第１及び第３ト
ランノスタのペース電流の影響を小さくして、前記出カ
電１５ｍ （Ｉ・）の誤差を小さくするようにした改良
用トランジスタをさらに具備してなることを特徴とする
特許請求の範囲第１項記載の演算回路。 - （４） 前記第３トランジスタのコレクタにコレクタ
が接続される第５トランジスタと、この第５トランノス
タのエミッタにコレクタ・ペースが接続され、エミッタ
が前記第４゛トランジスタのコレクタに接続される第７
トランジスタと、（−ス・コレクタが相互接続され、コ
レクタに前記第２入力端子が供給され、ペースが上記第
５トランジスタのペースに接続される第６トランジスタ
と、この第６トランノスタのエミッタにコレクタが、ペ
ースが上記第７トランジスタのペースに、エミッタが上
記第４トランジスタのコレクタにそれぞれ接続される第
８トランジスタとからなり、上記第５乃至第８トランジ
スタの各コレクタに第２入力端子（Ｉｄを、上記第７及
び第８トランジスタのエミッタ相互接続点に上記第２入
力端子（ｈ）の２倍の入力電流（２１＊）を得るカレン
トミラー回路と、前記第１トランジスタのコレクタにペ
ースが、コレクタが第２電源に、エミッタが前記第１及
び第３トランジスタのペース相互接続点にそれぞれ接続
され、前記入力電流の大きな領域におけるペース電流の
影響を小さくして前記出力電流（ｒｅ）の誤差を小さく
するようにした改良用トランジスタをさらに具備してな
ることを特徴とする特許請求の範囲第１項記載の演算回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149850A JPS5851383A (ja) | 1981-09-22 | 1981-09-22 | 演算回路 |
| US06/414,908 US4511991A (en) | 1981-09-22 | 1982-09-03 | Arithmetic operation circuit for finding a square root of a sum of squared values |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149850A JPS5851383A (ja) | 1981-09-22 | 1981-09-22 | 演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5851383A true JPS5851383A (ja) | 1983-03-26 |
Family
ID=15484011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149850A Pending JPS5851383A (ja) | 1981-09-22 | 1981-09-22 | 演算回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4511991A (ja) |
| JP (1) | JPS5851383A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1049609A (ja) * | 1996-07-31 | 1998-02-20 | Matsushita Electric Ind Co Ltd | Ｎ乗平均装置とそれを用いる振幅圧縮伸張装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2246888B (en) * | 1990-07-04 | 1994-01-19 | Thorn Emi Electronics Ltd | Calculating apparatus |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU398965A1 (ru) * | 1971-07-19 | 1973-09-27 | Тбилисский филиал Всесоюзного научно исследовательского института метрологии Д. И. Менделеева | УСТРОЙСТВО дл ИЗВЛЕЧЕНИЯ КОРНЯ из СУММЫ КВАДРАТОВ |
| SU452008A1 (ru) * | 1973-05-03 | 1974-11-30 | Таганрогский Радиотехнический Институт | Устройство дл вычислени квадратного корн из суммы квадратов |
| US3870871A (en) * | 1973-11-29 | 1975-03-11 | Thomas Edward Nead | Vector magnitude summing circuit |
| SU822206A1 (ru) * | 1978-11-09 | 1981-04-15 | Предприятие П/Я М-5181 | Устройство дл извлечени квадрат-НОгО КОРН из СуММы КВАдРАТОВ дВуХНАпР жЕНий |
-
1981
- 1981-09-22 JP JP56149850A patent/JPS5851383A/ja active Pending
-
1982
- 1982-09-03 US US06/414,908 patent/US4511991A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1049609A (ja) * | 1996-07-31 | 1998-02-20 | Matsushita Electric Ind Co Ltd | Ｎ乗平均装置とそれを用いる振幅圧縮伸張装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4511991A (en) | 1985-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0152783B2 (ja) | ||
| JPS5851383A (ja) | 演算回路 | |
| JPS6077506A (ja) | 電圧発生回路 | |
| JPS6010106Y2 (ja) | カスケ−ド増幅器 | |
| JPS6131644B2 (ja) | ||
| JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
| JP2500261B2 (ja) | 差動増幅回路 | |
| JPS60107118A (ja) | 電圧電流変換回路 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JPS60151729A (ja) | 直流電圧発生回路 | |
| JPS633223Y2 (ja) | ||
| JPH0438591Y2 (ja) | ||
| JPH0477329B2 (ja) | ||
| JPH0415716A (ja) | 定電圧源回路 | |
| JPS58120311A (ja) | リミツタ | |
| JPS5882321A (ja) | 絶対温度比例電流発生回路 | |
| JPS594305A (ja) | カレントミラ−回路 | |
| JPS60132408A (ja) | 可変利得回路 | |
| JPS61144907A (ja) | 半導体回路装置 | |
| JPS6042909A (ja) | 帰還増幅器 | |
| JPS60126905A (ja) | カレントミラ−回路 | |
| CN117873263A (zh) | 偏置电流产生电路、温度检测电路和芯片 | |
| JP2567145B2 (ja) | 複合電流ミラー回路 | |
| JPH07202598A (ja) | 電圧制御増幅器 | |
| JPS6074806A (ja) | 定電流バイアス発生回路 |