JPS5852881A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS5852881A JPS5852881A JP56150694A JP15069481A JPS5852881A JP S5852881 A JPS5852881 A JP S5852881A JP 56150694 A JP56150694 A JP 56150694A JP 15069481 A JP15069481 A JP 15069481A JP S5852881 A JPS5852881 A JP S5852881A
- Authority
- JP
- Japan
- Prior art keywords
- source
- semiconductor substrate
- dirt
- ion implantation
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体素子の１１造方法に関し、詳しくはＭ
ＥＳ ＦＥＴの製造方法に関するものである。
ＥＳ ＦＥＴの製造方法に関するものである。
従来のＭＥＳ ＦＥＴの製造方法を第１図により説明す
る。まず、第１図囚に示すように、半絶縁性基板１１上
にエピタキシャル法あるいはイオン注入法によってｎ型
導電層１２ｉ形成する。次に、ホトリンによってレノス
トマスクを形成してから、半導体基板（半絶縁性基板１
１とｎ型導電層１２からなる）に高濃度イオン注入を行
い、さらに熱処理によってアニールすることによって同
図に示すようにソース・ドレイン領域１３．１４を半導
体基板に形成する。続いて、ホトリソによるレジストパ
ターンの形成、オーミック金属の蒸着、その不要部のリ
フトオフを行って１１４１図（２）に示すようにソース
・ドレイン１１４ｉ１５．１６ｔ″ソースΦドレイン領
域１３．１４上に形成し、最後に同様にホトリンによる
レジストパターンの形成、ダート金属の蒸着、その不要
部のリフトオフ全行って同図に示すようにゲート電極１
７を半導体基板上の所定位置に形成する。
る。まず、第１図囚に示すように、半絶縁性基板１１上
にエピタキシャル法あるいはイオン注入法によってｎ型
導電層１２ｉ形成する。次に、ホトリンによってレノス
トマスクを形成してから、半導体基板（半絶縁性基板１
１とｎ型導電層１２からなる）に高濃度イオン注入を行
い、さらに熱処理によってアニールすることによって同
図に示すようにソース・ドレイン領域１３．１４を半導
体基板に形成する。続いて、ホトリソによるレジストパ
ターンの形成、オーミック金属の蒸着、その不要部のリ
フトオフを行って１１４１図（２）に示すようにソース
・ドレイン１１４ｉ１５．１６ｔ″ソースΦドレイン領
域１３．１４上に形成し、最後に同様にホトリンによる
レジストパターンの形成、ダート金属の蒸着、その不要
部のリフトオフ全行って同図に示すようにゲート電極１
７を半導体基板上の所定位置に形成する。
ところで、 ＭＥＳ ＦＥＴにおいては、ソース拳ゲー
トまたはゲート・ドレイン間距離が小さい程、またダー
ト長が小さい程、高周波特性が犬となる。
トまたはゲート・ドレイン間距離が小さい程、またダー
ト長が小さい程、高周波特性が犬となる。
しかるに、上記のような従来のホトリソ、マスク合わせ
法による製造方法では、マスク合わせｆｆ度によってソ
ースーグート間あるいはゲート・ト・レイン間距離を小
さくすることに限界があシ、高周波特性を向上させるこ
とに限りがあった。また、上記従来の製造方法では、精
度ｔｉするマスク合わせ全２度必要とし、特にゲート電
極１７がソース・ドレづン領域１３．１４と接触すると
ダート耐圧劣化をもたらすため、マスクずれによって耐
圧の劣化や歩留シの低下が生じる欠点があった。
法による製造方法では、マスク合わせｆｆ度によってソ
ースーグート間あるいはゲート・ト・レイン間距離を小
さくすることに限界があシ、高周波特性を向上させるこ
とに限りがあった。また、上記従来の製造方法では、精
度ｔｉするマスク合わせ全２度必要とし、特にゲート電
極１７がソース・ドレづン領域１３．１４と接触すると
ダート耐圧劣化をもたらすため、マスクずれによって耐
圧の劣化や歩留シの低下が生じる欠点があった。
この発明は上記の点に鑑みなされたもので、高周波特性
の改善を図ることができるとともに、耐圧の劣化や歩留
シの低下を防止することができる半導体素子の製造方法
を提供すること全目的とする。
の改善を図ることができるとともに、耐圧の劣化や歩留
シの低下を防止することができる半導体素子の製造方法
を提供すること全目的とする。
以下この発明の実施例を第２図を参照して説明する。第
２図囚において、２１は半絶縁性ＧａＡｓ基板であシ、
まずその基板２１の表面上にエピタキシャル成長を行っ
てｎ型の導電＃２２に形成する。
２図囚において、２１は半絶縁性ＧａＡｓ基板であシ、
まずその基板２１の表面上にエピタキシャル成長を行っ
てｎ型の導電＃２２に形成する。
次に、ホトリソによるレジストパターンの形成、ゲート
金属の蒸着、その不要部のリフトオフを行って、タング
ステンのような高融点金属からなるダート電極２３ｔ−
半導体基板（半絶縁性ＧａＡｓ基板２１とｎ型導電層２
２からなる）の表面所定位置に同図に示すように形成す
る。
金属の蒸着、その不要部のリフトオフを行って、タング
ステンのような高融点金属からなるダート電極２３ｔ−
半導体基板（半絶縁性ＧａＡｓ基板２１とｎ型導電層２
２からなる）の表面所定位置に同図に示すように形成す
る。
次に、ホトリソを行ってレジストパターン２４を第２図
ＣＢ）に示すように半導体基板上の所定部分に形成する
。そして、このレジストノやターン２４および前記ゲー
ト１ｉ極２３をマスクとして、半導体基板に対するたと
えばシリコンのような導電型不純物イオンの第１のイオ
ン注入を前記第２図ω）に矢印で示すように−斜め方向
から行い、第１のイオン注入領域２５を半導体基板に形
成する。
ＣＢ）に示すように半導体基板上の所定部分に形成する
。そして、このレジストノやターン２４および前記ゲー
ト１ｉ極２３をマスクとして、半導体基板に対するたと
えばシリコンのような導電型不純物イオンの第１のイオ
ン注入を前記第２図ω）に矢印で示すように−斜め方向
から行い、第１のイオン注入領域２５を半導体基板に形
成する。
続いて、前記と同一不純物イオンの第２のイオン注入を
、同じくレジストパターン２４およびダート電極２３を
マスクとして行う。ただし、この場合は、第２図Ｃ）に
矢印で示すように、前記斜め方向と反対の斜め方向から
イオン注入を行うものである。これによシ、半導体基板
に薗２のイオン圧入領域２６ｔ−形成する。
、同じくレジストパターン２４およびダート電極２３を
マスクとして行う。ただし、この場合は、第２図Ｃ）に
矢印で示すように、前記斜め方向と反対の斜め方向から
イオン注入を行うものである。これによシ、半導体基板
に薗２のイオン圧入領域２６ｔ−形成する。
しかる後；熱処理によってイオン注入領域をアニールす
ることによシ、ソース領域２８．ドレイン領域２９を半
導体基板に形成する。
ることによシ、ソース領域２８．ドレイン領域２９を半
導体基板に形成する。
その後は、紬記レジスト・？ターフ２４ｔ−除去した後
、再度ホトリンによるレジストパターンの形成を行い、
さらにオーミック金属の蒸着、その不要部のリフトオフ
を打うことによシ、第２図０に示すようにソース・ドレ
イン電極３０．３１’！にソース・ドレイン領域２８．
２９上に形成する。
、再度ホトリンによるレジストパターンの形成を行い、
さらにオーミック金属の蒸着、その不要部のリフトオフ
を打うことによシ、第２図０に示すようにソース・ドレ
イン電極３０．３１’！にソース・ドレイン領域２８．
２９上に形成する。
以上のように、実施例では、ダート電極２３をマスクと
してイオン注入を行うことにより、ダートを極２３とソ
ース・ドレイン領域２８．２９にセルファライン化する
ことができ、ソース・ドレインとダート間距融を極限ま
で小さくできる。しかも、イオン注入を斜め方向から行
っているために、ケ°−ト電極２３の下にまでイオン注
入領域を形成することができ、ゲート電極２３より狭１
／１ゲート長とすることができる。し友がって、高周波
特性、さらには高速特性が向上し、製造歩留りもセルフ
ァライン化により向上する。
してイオン注入を行うことにより、ダートを極２３とソ
ース・ドレイン領域２８．２９にセルファライン化する
ことができ、ソース・ドレインとダート間距融を極限ま
で小さくできる。しかも、イオン注入を斜め方向から行
っているために、ケ°−ト電極２３の下にまでイオン注
入領域を形成することができ、ゲート電極２３より狭１
／１ゲート長とすることができる。し友がって、高周波
特性、さらには高速特性が向上し、製造歩留りもセルフ
ァライン化により向上する。
また、ダートを極２３ ’にマスクとする斜め方向から
のイオン圧入ｔ、互いに反対方向から計２回行っている
ため、ダート電極２３より少し離れた位置には、２回の
イオン注入の重なりに工って高濃度領域（第２図Ｃ）に
符号２７で示す）が形成され、したがってソース・ドレ
イン領域２８．２９の直列抵抗の低減を図ることができ
るとともに、ソース・ドレイン電極３０．３１とのオー
ミック特性が改善される。また、同時に、ダート電極２
３に接する半導体基板の不純物濃度は、高濃度領域２７
０半分にすることができるため、ソース・ゲート間ある
いはゲート・ドレイン間の耐圧を、垂直にイオン注入し
てソース０ドレイン領域を形成する場合に比較して大き
くすることができる。
のイオン圧入ｔ、互いに反対方向から計２回行っている
ため、ダート電極２３より少し離れた位置には、２回の
イオン注入の重なりに工って高濃度領域（第２図Ｃ）に
符号２７で示す）が形成され、したがってソース・ドレ
イン領域２８．２９の直列抵抗の低減を図ることができ
るとともに、ソース・ドレイン電極３０．３１とのオー
ミック特性が改善される。また、同時に、ダート電極２
３に接する半導体基板の不純物濃度は、高濃度領域２７
０半分にすることができるため、ソース・ゲート間ある
いはゲート・ドレイン間の耐圧を、垂直にイオン注入し
てソース０ドレイン領域を形成する場合に比較して大き
くすることができる。
以上実施例で詳述したように、この発明の半導体素子の
製造方法によれば、ゲート電極をマスクとして両方向か
らの斜めイオン注入を利用することによシ、高周波特性
、高速特性、耐圧など電気的特性のすぐれた高信頼性の
ＭＥＳ ＦＥＴ ｋ歩留りよく製造することができる。
製造方法によれば、ゲート電極をマスクとして両方向か
らの斜めイオン注入を利用することによシ、高周波特性
、高速特性、耐圧など電気的特性のすぐれた高信頼性の
ＭＥＳ ＦＥＴ ｋ歩留りよく製造することができる。
第１図は従来のＭＥＳ ＦＥＴの製造方法を説明するた
めの断面図、第２図はこの発明の半導体素子の製造方法
の実施例を説明する九めの断面図であ２１・・・半絶縁
性ＧａＡｓ基板、２２・・・ｎ型４１１層、２３・・・
ゲート電極、２５・・・第１のイオン注入領域、２６・
・・第２のイオン注入領域、２７．２８・・・ソース・
ドレイン領域。 特許出願人 沖電気工業株式会社
めの断面図、第２図はこの発明の半導体素子の製造方法
の実施例を説明する九めの断面図であ２１・・・半絶縁
性ＧａＡｓ基板、２２・・・ｎ型４１１層、２３・・・
ゲート電極、２５・・・第１のイオン注入領域、２６・
・・第２のイオン注入領域、２７．２８・・・ソース・
ドレイン領域。 特許出願人 沖電気工業株式会社
Claims (1)
- 半導体基板表面の所定の位置にゲート電極を形成する工
程と、このダート電極をマスクトシテー斜め方向から不
純物イオンのイオン注入を前記半導体基板に対して行う
工程と、前記斜め方向と反対の斜め方向から、同じくダ
ート電極をマスクとして不純物イオンのイオン注入を前
記半導体基板に対して行う工程と全具備してなる半導体
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150694A JPS5852881A (ja) | 1981-09-25 | 1981-09-25 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150694A JPS5852881A (ja) | 1981-09-25 | 1981-09-25 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852881A true JPS5852881A (ja) | 1983-03-29 |
Family
ID=15502394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150694A Pending JPS5852881A (ja) | 1981-09-25 | 1981-09-25 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852881A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2592225A1 (fr) * | 1985-12-20 | 1987-06-26 | Thomson Csf | Transistor hyperfrequence de puissance |
| JPH0513444A (ja) * | 1991-10-23 | 1993-01-22 | Hitachi Ltd | 電界効果トランジスタ |
| FR2709378A1 (fr) * | 1993-01-29 | 1995-03-03 | Mitsubishi Electric Corp | Transistor à effet de champ et procédé pour la fabrication d'un tel transistor. |
| US5410172A (en) * | 1989-07-31 | 1995-04-25 | Canon Kabushiki Kaisha | Thin film transistor and preparation thereof |
| US5471073A (en) * | 1993-01-29 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor and method for producing the field effect transistor |
| GB2282262B (en) * | 1993-01-29 | 1997-04-23 | Mitsubishi Electric Corp | Field effect transistor and method for producing the field effect transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979183A (ja) * | 1972-12-01 | 1974-07-31 | ||
| JPS535581A (en) * | 1976-07-06 | 1978-01-19 | Toshiba Corp | Schottky gate type field effect transistor |
-
1981
- 1981-09-25 JP JP56150694A patent/JPS5852881A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979183A (ja) * | 1972-12-01 | 1974-07-31 | ||
| JPS535581A (en) * | 1976-07-06 | 1978-01-19 | Toshiba Corp | Schottky gate type field effect transistor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2592225A1 (fr) * | 1985-12-20 | 1987-06-26 | Thomson Csf | Transistor hyperfrequence de puissance |
| US5410172A (en) * | 1989-07-31 | 1995-04-25 | Canon Kabushiki Kaisha | Thin film transistor and preparation thereof |
| JPH0513444A (ja) * | 1991-10-23 | 1993-01-22 | Hitachi Ltd | 電界効果トランジスタ |
| FR2709378A1 (fr) * | 1993-01-29 | 1995-03-03 | Mitsubishi Electric Corp | Transistor à effet de champ et procédé pour la fabrication d'un tel transistor. |
| US5471073A (en) * | 1993-01-29 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor and method for producing the field effect transistor |
| GB2282262B (en) * | 1993-01-29 | 1997-04-23 | Mitsubishi Electric Corp | Field effect transistor and method for producing the field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5344788A (en) | Method of making field effect transistor | |
| US4868617A (en) | Gate controllable lightly doped drain mosfet devices | |
| JP3521246B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0748503B2 (ja) | 電界効果トランジスタの製造方法 | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| US5451536A (en) | Power MOSFET transistor | |
| JPS5963767A (ja) | 半導体装置 | |
| JPH07118484B2 (ja) | ショットキーゲート電界効果トランジスタの製造方法 | |
| KR0161201B1 (ko) | T형 게이트와 자기정렬 ldd 구조를 갖는 전계효과 트랜지스터의 제조방법 | |
| JPH0156534B2 (ja) | ||
| JP3034546B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPS592385B2 (ja) | メサ型非活性Ｖゲ−トＧａＡｓ電界効果トランジスタとその製造方法 | |
| JPH0644605B2 (ja) | 高耐圧ｍｏｓ電界効界半導体装置の製造方法 | |
| JP2003115585A (ja) | 半導体装置の製造方法 | |
| JPS6262071B2 (ja) | ||
| JPH06260510A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH10107043A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH0793430B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0429329A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPS6178170A (ja) | 半導体装置の製造方法 | |
| JPH05206167A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6272176A (ja) | 半導体装置の製造方法 | |
| JPH04199517A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6284566A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS63142872A (ja) | 自己整合型電界効果トランジスタの製造方法 |