JPS5999719A - コンタクトホ−ルの形成方法 - Google Patents
コンタクトホ−ルの形成方法Info
- Publication number
- JPS5999719A JPS5999719A JP57210722A JP21072282A JPS5999719A JP S5999719 A JPS5999719 A JP S5999719A JP 57210722 A JP57210722 A JP 57210722A JP 21072282 A JP21072282 A JP 21072282A JP S5999719 A JPS5999719 A JP S5999719A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- contact hole
- forming
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
こや発明は、半導体尽、板等に形成するパターンの形成
方法、特にそのコン、タクトホール形成の改良に関する
ものである。
方法、特にそのコン、タクトホール形成の改良に関する
ものである。
従来、この種の方法として第１図に示すものがあった。
図において（１１）はシリコン基板、ｆ２＋ 、 １３
＋はシリコン基板＋１．１上、に成環させたゲート酸化
膜およびフィールド酸化膜、（４）はゲート酸化膜（２
）上に被着させへ結晶シリコンゲート、（５）は多結晶
シリコンの表面に成長させた酸化膜、（６１は酸化膜ｆ
２＋ 、 ＋３１ 。
＋はシリコン基板＋１．１上、に成環させたゲート酸化
膜およびフィールド酸化膜、（４）はゲート酸化膜（２
）上に被着させへ結晶シリコンゲート、（５）は多結晶
シリコンの表面に成長させた酸化膜、（６１は酸化膜ｆ
２＋ 、 ＋３１ 。
（５）上に被着されたリン珪酸ガラス膜（以後ＰＳＧ膜
と呼ぶ） 、ｆ７＋、 ＋８日まシリコン基板ｆｉ＋の
表面に形成されたシリコン基板（１）の導電型と異なる
導電型のソースおよびドレイン領域、（９）はソース領
域（７）およびドレイン領域（８）の表面まで貫通した
コンタクト孔、州はコンタクト孔を開孔するためのレジ
ストマスクである。
と呼ぶ） 、ｆ７＋、 ＋８日まシリコン基板ｆｉ＋の
表面に形成されたシリコン基板（１）の導電型と異なる
導電型のソースおよびドレイン領域、（９）はソース領
域（７）およびドレイン領域（８）の表面まで貫通した
コンタクト孔、州はコンタクト孔を開孔するためのレジ
ストマスクである。
次に工程について説明する。シリコン基板（１）にゲー
ト酸化膜（２１およびフィールド酸化膜（３）を熱酸化
によって形成後、多結晶シリコンゲート（４）を形成し
、さらにシリコン基板を熱酸化して多結晶シリコン膜（
４）上に酸化膜（５）を形成する。この後、ゲート酸化
膜（２）、フィールド酸化膜（３）および酸化膜（５）
上に公知のＣＶＤ法によって酸化膜＋２１ 、１５１と
比−べて厚（ＰＳＧ膜（６）を形成し、このＰＳ（）膜
（６）上に所定のレジストマスクσＱを形成する。次に
レジストマスク００１を介してＰＳＧ膜（６）をウェッ
トエツチングし、さらに酸化膜（２）および（５）を同
時にウェットエツチングすることにより、多結晶シリコ
ンゲート（４）、ソース領域（７）およびドレイン領域
（８）を露出し所望のコンタクト孔（９１を形成する。
ト酸化膜（２１およびフィールド酸化膜（３）を熱酸化
によって形成後、多結晶シリコンゲート（４）を形成し
、さらにシリコン基板を熱酸化して多結晶シリコン膜（
４）上に酸化膜（５）を形成する。この後、ゲート酸化
膜（２）、フィールド酸化膜（３）および酸化膜（５）
上に公知のＣＶＤ法によって酸化膜＋２１ 、１５１と
比−べて厚（ＰＳＧ膜（６）を形成し、このＰＳ（）膜
（６）上に所定のレジストマスクσＱを形成する。次に
レジストマスク００１を介してＰＳＧ膜（６）をウェッ
トエツチングし、さらに酸化膜（２）および（５）を同
時にウェットエツチングすることにより、多結晶シリコ
ンゲート（４）、ソース領域（７）およびドレイン領域
（８）を露出し所望のコンタクト孔（９１を形成する。
しかるに上記の方法によるときは、ＰＳＧ膜（６）およ
び酸化膜＋２１．＋５１のエツチングは等方性なのでサ
イドエッチが発生するが、特にＰＳＧ膜（６）は酸化膜
＋２１ 、１５１と比べてエッチ速度が極めて速く、レ
ジストマスク（１０１の孔と比べて大きいコンタクト孔
（９）が形成され、コンタクト孔（９）の大きさを精度
よく制御することが困難であるという欠点があった。
び酸化膜＋２１．＋５１のエツチングは等方性なのでサ
イドエッチが発生するが、特にＰＳＧ膜（６）は酸化膜
＋２１ 、１５１と比べてエッチ速度が極めて速く、レ
ジストマスク（１０１の孔と比べて大きいコンタクト孔
（９）が形成され、コンタクト孔（９）の大きさを精度
よく制御することが困難であるという欠点があった。
この発明は上記のような従来の方法の欠点を除くために
なされたもので、ＣＶＤ膜の表面に第１のマスクを介し
てサイドエッチを伴なう第１のエツチングを施して第１
の凹部を形成し、この第１の四部に薄い絶縁膜を形成し
た後第２のマスクを形成し、この第２のマスクを介して
第２のエツチングを行なって第２の凹部を形成すること
により、第１のエツチングのみで形成した同じ深さの凹
部よりサイドエッチを小さくすることができ、凹部の寸
法精度を良くすることができるコンタクトホールの形成
方法を得ることを目的としている。
なされたもので、ＣＶＤ膜の表面に第１のマスクを介し
てサイドエッチを伴なう第１のエツチングを施して第１
の凹部を形成し、この第１の四部に薄い絶縁膜を形成し
た後第２のマスクを形成し、この第２のマスクを介して
第２のエツチングを行なって第２の凹部を形成すること
により、第１のエツチングのみで形成した同じ深さの凹
部よりサイドエッチを小さくすることができ、凹部の寸
法精度を良くすることができるコンタクトホールの形成
方法を得ることを目的としている。
以下、この発明の一実施例を第２図の工程図を用いて説
明する。第２図（ａ）の（１）〜（８）は第１図に示す
従来のものと同じ構成を示すもので、シリコン基板ｆｉ
＋すなわち半導体基板の表面上に２０００′Ａ以下のゲ
ート酸化膜（２）およびこのゲート酸化膜（２）より厚
いフィールド酸化膜（３）が熱酸化によって形成された
後、多結晶シリコンゲート（４）が形成され、次に多結
晶シリコンゲート（４）を熱酸化してゲート（４）上に
２０００′Ａ以下の酸化膜（５）が形成され、次いで表
面をなだらかにするための７０００ ′Ａ位のＰＳＧ膜
＋６１すなわちＣＶＤ膜が公知のＣＶＤ技術により形成
される。シリコン基板ｆｉｌの表面にはこれの導電型と
は異なる導電型のソース領域（７）およびドレイン領域
ｔ８＋が形成される。次に第２図（ｂｌに示すように第
１のレジストマスク曲すなわち第１のマスクをＰＳＧ膜
＋６１上に形成する。この場合、最近のパターンの微細
化に対処するために、レジスト膜厚を薄くしなければな
らず、それによるレジストピンホール等の欠陥防止のた
めにレジストマスク形成を２重に行なうのが通常である
が、ここではレジストマスク０．０１は１重である。次
いで、レジストマスク（ｌｏｔを介してＰＳＧ膜（６）
とゲート酸化膜（２）および多結晶シリコンゲート（４
）上の酸化膜（５）の少なくとも一方にウェットエツチ
ングすなわぢ第１のエツチングを施してコンタクト孔（
９１すなわち第１の凹部部を形成する。この場合、ＰＳ
Ｇ膜（６）および酸化膜＋２１ 、 ＋５１は等方性エ
ツチングされ、且つｐｓｃ膜（６）は厚みが大でしかも
エッチ速度が極めて早いので、サイドエッチ量が非常に
多いコンタクト孔（９）となっている。さらに第２図（
Ｃ）に示すように、レジストマスク（ｔｅｌを除去した
後、わずかの酸素雰囲気中でシリコン基板（１）を熱処
理することにより、コンタクト孔（９）内の多結晶シリ
コンゲート（４）表面およびソースおよびドレイン領域
（７＋ 、 ＋８１表面がわずかに酸化されて１００′
Ａ程度の酸化膜０１）が形成される。この熱処理は、前
記のエツチングで生じるＡの領域の鋭い角をなめらかに
する効果かあり、後工程で形成するアルミ配線の断線を
防止するために行なわれる。次に、−この状態から公知
のＯＶＤ技術により窒化シリコン膜αりすなわち絶縁膜
を１０００ ’Ａ程度形成する。このときコンタクトポ
ール（９）内の薄い酸化膜側は必ずしも必要でないが、
窒化膜（１のをシリコン基板（１）上に直接形成した場
合にシリコン基板（１）との間に生じる歪による窒化膜
（１２１のクラック、あるいは後工程でのこの窒化膜α
乃のエツチングによるシリコン基板（１）への損傷等の
防止のためには効果的である。次いで第２図（ｄ）に示
すように、既に形成されているコンタクト孔（９）内に
レジストマスク叫すなわち第２のマスクを形成し、この
レジストマスク０３）を介して窒化膜（１つおよび薄い
酸化膜圓にウェットエツチングすなわち第２のエツチン
グを施して除去し、コンタクト孔α荀すなわち第２の凹
部を形成する。このコンタクト孔Ｉのエツチングは等方
性エッチであるが、窒化膜（１りおよび酸化膜圓はｐｓ
Ｇ膜と比べてエツチング速度は遅く、膜厚は薄いのでサ
イドエッチ量はほとんどなく、ＰＳＧ膜はマスクされて
いるのでサイドエッチが進まず、極めて精度良くコンタ
クト孔αａを形成することができる。従来はコンタクト
孔（９）の形成時のサイドエッチ量が大きく、第１図の
コンタクト孔（９１とフィールド酸化膜（３）との余裕
Ｂおよびコンタクト孔（９）と多結晶シリコンゲート（
４）との余裕Ｃを大きく取る必要があったが、コンタク
ト孔ａ→の形成により全く問題にならなくなり、ノでタ
ーンの微細比重こ極めて有効である。またコンタクト孔
内の構造が２段構造になっていることから、この領域に
後工程で形成されるアルミ配線の段差も従来と比べ軽減
され、アルミ配線の断線の防止にもなる。さらに前述の
ごとく、最近のパターンの微細化に伴ない、コンタクト
孔形成のためのレジストは２重にすることが通常となっ
ており、本発明によるマスク枚数の増加もなく、わずか
な工程数の増加にしかならず、極めて大きな歩留の向上
が期待できる。
明する。第２図（ａ）の（１）〜（８）は第１図に示す
従来のものと同じ構成を示すもので、シリコン基板ｆｉ
＋すなわち半導体基板の表面上に２０００′Ａ以下のゲ
ート酸化膜（２）およびこのゲート酸化膜（２）より厚
いフィールド酸化膜（３）が熱酸化によって形成された
後、多結晶シリコンゲート（４）が形成され、次に多結
晶シリコンゲート（４）を熱酸化してゲート（４）上に
２０００′Ａ以下の酸化膜（５）が形成され、次いで表
面をなだらかにするための７０００ ′Ａ位のＰＳＧ膜
＋６１すなわちＣＶＤ膜が公知のＣＶＤ技術により形成
される。シリコン基板ｆｉｌの表面にはこれの導電型と
は異なる導電型のソース領域（７）およびドレイン領域
ｔ８＋が形成される。次に第２図（ｂｌに示すように第
１のレジストマスク曲すなわち第１のマスクをＰＳＧ膜
＋６１上に形成する。この場合、最近のパターンの微細
化に対処するために、レジスト膜厚を薄くしなければな
らず、それによるレジストピンホール等の欠陥防止のた
めにレジストマスク形成を２重に行なうのが通常である
が、ここではレジストマスク０．０１は１重である。次
いで、レジストマスク（ｌｏｔを介してＰＳＧ膜（６）
とゲート酸化膜（２）および多結晶シリコンゲート（４
）上の酸化膜（５）の少なくとも一方にウェットエツチ
ングすなわぢ第１のエツチングを施してコンタクト孔（
９１すなわち第１の凹部部を形成する。この場合、ＰＳ
Ｇ膜（６）および酸化膜＋２１ 、 ＋５１は等方性エ
ツチングされ、且つｐｓｃ膜（６）は厚みが大でしかも
エッチ速度が極めて早いので、サイドエッチ量が非常に
多いコンタクト孔（９）となっている。さらに第２図（
Ｃ）に示すように、レジストマスク（ｔｅｌを除去した
後、わずかの酸素雰囲気中でシリコン基板（１）を熱処
理することにより、コンタクト孔（９）内の多結晶シリ
コンゲート（４）表面およびソースおよびドレイン領域
（７＋ 、 ＋８１表面がわずかに酸化されて１００′
Ａ程度の酸化膜０１）が形成される。この熱処理は、前
記のエツチングで生じるＡの領域の鋭い角をなめらかに
する効果かあり、後工程で形成するアルミ配線の断線を
防止するために行なわれる。次に、−この状態から公知
のＯＶＤ技術により窒化シリコン膜αりすなわち絶縁膜
を１０００ ’Ａ程度形成する。このときコンタクトポ
ール（９）内の薄い酸化膜側は必ずしも必要でないが、
窒化膜（１のをシリコン基板（１）上に直接形成した場
合にシリコン基板（１）との間に生じる歪による窒化膜
（１２１のクラック、あるいは後工程でのこの窒化膜α
乃のエツチングによるシリコン基板（１）への損傷等の
防止のためには効果的である。次いで第２図（ｄ）に示
すように、既に形成されているコンタクト孔（９）内に
レジストマスク叫すなわち第２のマスクを形成し、この
レジストマスク０３）を介して窒化膜（１つおよび薄い
酸化膜圓にウェットエツチングすなわち第２のエツチン
グを施して除去し、コンタクト孔α荀すなわち第２の凹
部を形成する。このコンタクト孔Ｉのエツチングは等方
性エッチであるが、窒化膜（１りおよび酸化膜圓はｐｓ
Ｇ膜と比べてエツチング速度は遅く、膜厚は薄いのでサ
イドエッチ量はほとんどなく、ＰＳＧ膜はマスクされて
いるのでサイドエッチが進まず、極めて精度良くコンタ
クト孔αａを形成することができる。従来はコンタクト
孔（９）の形成時のサイドエッチ量が大きく、第１図の
コンタクト孔（９１とフィールド酸化膜（３）との余裕
Ｂおよびコンタクト孔（９）と多結晶シリコンゲート（
４）との余裕Ｃを大きく取る必要があったが、コンタク
ト孔ａ→の形成により全く問題にならなくなり、ノでタ
ーンの微細比重こ極めて有効である。またコンタクト孔
内の構造が２段構造になっていることから、この領域に
後工程で形成されるアルミ配線の段差も従来と比べ軽減
され、アルミ配線の断線の防止にもなる。さらに前述の
ごとく、最近のパターンの微細化に伴ない、コンタクト
孔形成のためのレジストは２重にすることが通常となっ
ており、本発明によるマスク枚数の増加もなく、わずか
な工程数の増加にしかならず、極めて大きな歩留の向上
が期待できる。
ここで酸化膜（２１，＋５１． （１１）、 Ｐ Ｓ
Ｇ膜（６）および窒化膜（１２）は絶縁膜であり、電極
を取り出すためのコンタクト孔の形成材料として適当な
ものであり、またコンタクト孔（９＋ 、 Ｈ以外の領
域の絶縁膜構造は熱酸化膜＋２＋、ｔ；うｌ、＋５１、
ＰＳＧ膜（６）、窒化膜（１つの３層構造となっている
ため、アルミ配線とＰＳＧ膜（６２が直接接する領域が
全（なくなり、耐湿性の一段の向上が期待できる。
Ｇ膜（６）および窒化膜（１２）は絶縁膜であり、電極
を取り出すためのコンタクト孔の形成材料として適当な
ものであり、またコンタクト孔（９＋ 、 Ｈ以外の領
域の絶縁膜構造は熱酸化膜＋２＋、ｔ；うｌ、＋５１、
ＰＳＧ膜（６）、窒化膜（１つの３層構造となっている
ため、アルミ配線とＰＳＧ膜（６２が直接接する領域が
全（なくなり、耐湿性の一段の向上が期待できる。
なお上記実施例ではコンタクト孔＋９１を形成する場合
に、ウェットエツチングによってＰＳＧ膜（６）と酸化
膜＋２１ 、 ＋５１を除去したが、ウェットエツチン
グはどこで止めてもよく第３図（ａｌに示すように、レ
ジストマスク凹を介してＰＳＧ膜（６）のみをウェット
エツチングしてコンタクト孔＋９１を形成し、コンタク
ト孔（９）内にはソースおよびドレイン領域（７）、（
８）上の酸化膜（２）、あるいは多結晶シリコンゲート
（４）上の酸化膜（５）を残してもよい。以後の工程は
レジストマスク（１０１を除去したのち第３図（ｂｌに
示すように窒化膜＠をデボし、以後実施例と同様にレジ
ストマスク（１３）を形成し、これを介して窒化膜（１
２）と酸化膜＋２１．ｆ５＋のウェットエツチングを行
ない、コンタクト珪（９）内にコンタクト孔αａを形成
する。
に、ウェットエツチングによってＰＳＧ膜（６）と酸化
膜＋２１ 、 ＋５１を除去したが、ウェットエツチン
グはどこで止めてもよく第３図（ａｌに示すように、レ
ジストマスク凹を介してＰＳＧ膜（６）のみをウェット
エツチングしてコンタクト孔＋９１を形成し、コンタク
ト孔（９）内にはソースおよびドレイン領域（７）、（
８）上の酸化膜（２）、あるいは多結晶シリコンゲート
（４）上の酸化膜（５）を残してもよい。以後の工程は
レジストマスク（１０１を除去したのち第３図（ｂｌに
示すように窒化膜＠をデボし、以後実施例と同様にレジ
ストマスク（１３）を形成し、これを介して窒化膜（１
２）と酸化膜＋２１．ｆ５＋のウェットエツチングを行
ない、コンタクト珪（９）内にコンタクト孔αａを形成
する。
この方法によるときは上記実施例の方法と比べてＰＳＧ
膜（６）のサイドエッチを小さくすることができる。
膜（６）のサイドエッチを小さくすることができる。
また上記実施例ではＣＶＤ膜はＰ Ｓ Ｇ膜としたが酸
化シリコン膜等の他のＣＶＤ膜でもよい。
化シリコン膜等の他のＣＶＤ膜でもよい。
さらに上記実施例では絶縁膜は窒化シリコン膜としたが
酸化シリコン膜等の他のどのような絶縁膜でもよく、ま
た１層であったが何層であってもよい。
酸化シリコン膜等の他のどのような絶縁膜でもよく、ま
た１層であったが何層であってもよい。
さらにまた上記実施例では第１および第２のエツチング
はウェットエツチングとしたが少なくとも一方はプラズ
マエツチング等の他の等方エツチングであってもよく、
さらに少なくとも一方はサイドエッチか発生する異方エ
ツチングであってもよく、同様に所期の目的を達し得る
。
はウェットエツチングとしたが少なくとも一方はプラズ
マエツチング等の他の等方エツチングであってもよく、
さらに少なくとも一方はサイドエッチか発生する異方エ
ツチングであってもよく、同様に所期の目的を達し得る
。
また上記実施例では第２のマスク形成および第２のエツ
チングは１回であったが２回以上繰返してもよいことは
いうまでもない。
チングは１回であったが２回以上繰返してもよいことは
いうまでもない。
以上のように、この発明によれば半導体基板表面に積層
された熱酸化膜およびＣＶＤ膜に第１のマスクを形成し
、このｆｆ１ｌのマスクを介して少なくともＣＶＤ膜が
除去されるサイドエッチを伴なう第１のエツチングを施
して第１の凹部を形成し、この第１の凹部に薄い絶縁膜
を形成した後前記第１の凹部内が開口した第２のマスク
を形成し、この第２のマスクを介して第２のエツチング
を行なって第２の凹部を形成するようにしたので、第１
のエツチングのみで同じ深さの凹部を形成した場合より
サイドエッチ量が小さくなり、凹部の寸法精度を良くす
ることができるという効果がある。
された熱酸化膜およびＣＶＤ膜に第１のマスクを形成し
、このｆｆ１ｌのマスクを介して少なくともＣＶＤ膜が
除去されるサイドエッチを伴なう第１のエツチングを施
して第１の凹部を形成し、この第１の凹部に薄い絶縁膜
を形成した後前記第１の凹部内が開口した第２のマスク
を形成し、この第２のマスクを介して第２のエツチング
を行なって第２の凹部を形成するようにしたので、第１
のエツチングのみで同じ深さの凹部を形成した場合より
サイドエッチ量が小さくなり、凹部の寸法精度を良くす
ることができるという効果がある。
第１図は従来の半導体装置のコンタクト孔の形成方法を
示す工程図、第２図はこの発明の一実施例を示す工程図
、第３図はこの発明の他の実施例を示す工程図である。 図において、（１）は半導体基板、＋２１ 、 ＋５１
は熱酸化膜、（６）はＯＶＤ膜、＋９１は第１の凹部、
（１０）は第１のマスク、（１２１は絶縁膜、（１３）
は第２のマスク、α（１）は第２の凹部である。 なお、図中同一符号は同一または相当部分を示す。 代理人 葛野信− 第 １ ：゛シ１ 第２釣 第３図
示す工程図、第２図はこの発明の一実施例を示す工程図
、第３図はこの発明の他の実施例を示す工程図である。 図において、（１）は半導体基板、＋２１ 、 ＋５１
は熱酸化膜、（６）はＯＶＤ膜、＋９１は第１の凹部、
（１０）は第１のマスク、（１２１は絶縁膜、（１３）
は第２のマスク、α（１）は第２の凹部である。 なお、図中同一符号は同一または相当部分を示す。 代理人 葛野信− 第 １ ：゛シ１ 第２釣 第３図
Claims (1)
- 【特許請求の範囲】 （１）半導体基板の表面の熱酸イ１膜に積層されたＣＶ
Ｄ膜上に第１のマスクを形成する工程、前記第１のマス
クを介してサイドエッチが伴なう第１のエツチングを施
して少な（とも前記ＣＶＤ膜を除去した第１の凹部を形
成する工程、前記第１の凹部實含む剪記半！体基板上に
前記第１のエツチングの深さと比べて薄い絶縁膜を形成
する工程、前記絶縁膜上に前記第１の凹部内、が開口し
た第２のマスクを形成入る工程、前記第２のマスクを介
してサイドチッチが伴なう第２のエツチングを行なって
第２の凹部を形成する工程を含むコンタクトホールの形
成方法。 １２１０ ｖ ｐ膜ジノン珪酸ガラス膜および酸化シリ
コン膜の一方であり、絶縁膜は窒化シリコン膜である特
許請求の範囲第１項に記載のコンタクトホールの形成方
法つ （３）第１のエツチングの深さはＯＶ 、Ｄ膜および熱
酸化膜の２層の厚十と等しい特許請求の範囲第１項に記
載のコンタクトホールの形成方法。 （４）第１のエツチングの深さはＣＩＶＤ膜の厚みと等
しい特許請求の範囲第１項に記載のコンタクトホールの
形成方法。 （５）コンタクトホール９深さはＣＶＤ膜および酸化シ
リコン膜の２層の厚みに等１い特許請求の範囲第１項記
載のコイタクトホールの形成方法。 （６）第１および第２のエツチングは等方性エツチング
である特許請求の範囲第１項に記載のコンタクトホール
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210722A JPS5999719A (ja) | 1982-11-29 | 1982-11-29 | コンタクトホ−ルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210722A JPS5999719A (ja) | 1982-11-29 | 1982-11-29 | コンタクトホ−ルの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5999719A true JPS5999719A (ja) | 1984-06-08 |
Family
ID=16594012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57210722A Pending JPS5999719A (ja) | 1982-11-29 | 1982-11-29 | コンタクトホ−ルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999719A (ja) |
-
1982
- 1982-11-29 JP JP57210722A patent/JPS5999719A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0135495B2 (ja) | ||
| JP2000077625A5 (ja) | ||
| JPH04186657A (ja) | コンタクト配線の作製方法 | |
| JPH0313744B2 (ja) | ||
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JP2570735B2 (ja) | 多層配線形成方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS5857737A (ja) | 半導体装置の製造方法 | |
| JPS5994842A (ja) | 半導体装置の製造方法 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPH03297134A (ja) | パターン形成方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPH05343347A (ja) | 半導体装置の製造方法 | |
| JPH0594975A (ja) | 半導体装置の製造方法 | |
| JPS61244043A (ja) | 半導体装置の製造方法 | |
| JPS6194327A (ja) | 半導体素子の製造方法 | |
| JPS63127555A (ja) | 半導体装置の製造方法 | |
| JPH0148652B2 (ja) | ||
| JPH0563935B2 (ja) | ||
| JPS63181356A (ja) | 半導体装置の製造方法 | |
| JPS6258543B2 (ja) |