JPS5860445A - 磁気記録再生装置 - Google Patents
磁気記録再生装置Info
- Publication number
- JPS5860445A JPS5860445A JP56159802A JP15980281A JPS5860445A JP S5860445 A JPS5860445 A JP S5860445A JP 56159802 A JP56159802 A JP 56159802A JP 15980281 A JP15980281 A JP 15980281A JP S5860445 A JPS5860445 A JP S5860445A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- voltage
- control circuit
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、制御回路の入力端子を少なくして、部品点
数と処理プログラムのステラｆを少なくするようにした
磁気記録再生装置に関する。
数と処理プログラムのステラｆを少なくするようにした
磁気記録再生装置に関する。
従来の電圧入力方式を用いた磁気記録再生装置では、タ
ッチスイッチのみに適用され、状態保持機能金持つスイ
ッチは、別系統で入力されるように構成されているので
、入力回路が大きくなり、また、スイッチによる動作指
令を読み取り、制御を行う制御回路を主に構成するマイ
クロコンピュータのＩＣの入力端子を多く必要とし、プ
ログラムの入力処理が多くなるなどの欠点があった。
ッチスイッチのみに適用され、状態保持機能金持つスイ
ッチは、別系統で入力されるように構成されているので
、入力回路が大きくなり、また、スイッチによる動作指
令を読み取り、制御を行う制御回路を主に構成するマイ
クロコンピュータのＩＣの入力端子を多く必要とし、プ
ログラムの入力処理が多くなるなどの欠点があった。
この発明は、上記従来の欠点を除去するためにナサれた
もので、複数のタッチスイッチでの動作指令を電源間に
接続された複数の抵抗による分圧比を切り替えて電圧値
で入力する時間ヲー腎にすることにより、この時間以外
にも意味のある動作指令が入力できるように構成して、
部品点数が増加せず、かつ、制御回路のプログラムでの
入力処環ステップを少なくできる磁気記録再生装置を提
供することを目的とする。
もので、複数のタッチスイッチでの動作指令を電源間に
接続された複数の抵抗による分圧比を切り替えて電圧値
で入力する時間ヲー腎にすることにより、この時間以外
にも意味のある動作指令が入力できるように構成して、
部品点数が増加せず、かつ、制御回路のプログラムでの
入力処環ステップを少なくできる磁気記録再生装置を提
供することを目的とする。
以下、この発明の磁気記録再生装置の実施例を図につい
て説明する。第１図はその一実施例の構成を示すブロッ
ク図であり、図中の１は動作指令を行うスイッチ回路で
ある。２は入出力信号の制御を行う制御回路、３は磁気
記録再生装置の増幅回路の駆動回路であり、増幅回路４
を必要に応じて制御駆動するものである、 また、制御回路２はメカニズム駆動回路５および表示回
路６に出力するようになっており、メカニズム駆動回路
５はメカニズム部７を駆動するようになっており、また
、表示回路６は動作表示を行うものである。
て説明する。第１図はその一実施例の構成を示すブロッ
ク図であり、図中の１は動作指令を行うスイッチ回路で
ある。２は入出力信号の制御を行う制御回路、３は磁気
記録再生装置の増幅回路の駆動回路であり、増幅回路４
を必要に応じて制御駆動するものである、 また、制御回路２はメカニズム駆動回路５および表示回
路６に出力するようになっており、メカニズム駆動回路
５はメカニズム部７を駆動するようになっており、また
、表示回路６は動作表示を行うものである。
メカニズム部７は増幅回路４と磁気記録再生に必要な信
号の伝受を行い、さらにメカニズムの状態をヘッド位置
検知回路８を介して制御回路２に入力して、クローズｒ
ルーゾを形成している。
号の伝受を行い、さらにメカニズムの状態をヘッド位置
検知回路８を介して制御回路２に入力して、クローズｒ
ルーゾを形成している。
第２図は第′１図におけるスイッチ回路ｌと制御回路２
の部分の具体的な実施例を示す回路図であす、スイッチ
回路ｌは抵抗ｒ２〜ｒ８が直列に接続され、抵抗ｒ２の
一端は抵抗ｒｌを介して電源電圧Ｖｃが印加されている
とともに、コンパレータｆの非反転入力端に接続されて
いる。抵抗ｒ８の一端はアースされている。
の部分の具体的な実施例を示す回路図であす、スイッチ
回路ｌは抵抗ｒ２〜ｒ８が直列に接続され、抵抗ｒ２の
一端は抵抗ｒｌを介して電源電圧Ｖｃが印加されている
とともに、コンパレータｆの非反転入力端に接続されて
いる。抵抗ｒ８の一端はアースされている。
抵抗ｒ２とｒ３間、ｒ３と１４間、ｒ４と１５間、ｒ５
とｒｏ間はそれぞれスイッチＬ ｋ、 Ｌ、ｍを介して
アースされている。スイッチｊはｒｓＴＯＰＪ、スイッ
チｋｌｄ ｒＰＬＡＹＪ 、スイッチｌはｒＦＦＪ、ス
イッチｍはｒＲＥＷＪ用として定義付けされているもの
である。
とｒｏ間はそれぞれスイッチＬ ｋ、 Ｌ、ｍを介して
アースされている。スイッチｊはｒｓＴＯＰＪ、スイッ
チｋｌｄ ｒＰＬＡＹＪ 、スイッチｌはｒＦＦＪ、ス
イッチｍはｒＲＥＷＪ用として定義付けされているもの
である。
これらのスイッチｊ〜ｍはタクトスイッチが使用されて
いる。
いる。
また、スイッチｎはトグルスイッチであシ、その可動端
子はアースされ、三つの固定端子ｎ１〜ｎ３を有してい
る、固定端子ｎ１はｒＡＵＴｏ ＲＥＰＥＡＴＪ用であ
り、固定端子ｎ２はｒｏ Ｆ ＦＪ用であり、固定端子
ｎ３はｒＡＵＴｏ ＲＥＷＪ用である。固定端子ｎ１は
抵抗ｒ６とｒ７ との接続点に接続され、固定端子ｎ
２は非接続状態となってお９、固定端子ｎ３は抵抗ｒ７
とｒ８との接続点に接続されている。
子はアースされ、三つの固定端子ｎ１〜ｎ３を有してい
る、固定端子ｎ１はｒＡＵＴｏ ＲＥＰＥＡＴＪ用であ
り、固定端子ｎ２はｒｏ Ｆ ＦＪ用であり、固定端子
ｎ３はｒＡＵＴｏ ＲＥＷＪ用である。固定端子ｎ１は
抵抗ｒ６とｒ７ との接続点に接続され、固定端子ｎ
２は非接続状態となってお９、固定端子ｎ３は抵抗ｒ７
とｒ８との接続点に接続されている。
一方、制御回路２において、コンノｆレータｆの非反転
入力端はダイオ−）’ ｇ＋ ｋ介して電源電圧Ｖｃが
印加されており、この非反転入力端はダイオードｇ２と
コンデンサｈ（種々のノイズおよび異常状態時の保護用
）との並列回路を介してアースされている。
入力端はダイオ−）’ ｇ＋ ｋ介して電源電圧Ｖｃが
印加されており、この非反転入力端はダイオードｇ２と
コンデンサｈ（種々のノイズおよび異常状態時の保護用
）との並列回路を介してアースされている。
コンパレータｆの反転入力端はＲ−２Ｒのラダーキット
ネットワークｅに接続されている。ラダーキットネット
ワークｅは抵抗Ｒ１〜Ｒ６で構成されており、コン・９
レータｆの反転入力端とアース間に抵抗Ｒ４〜ｌＲ６が
直列に接続されているとともに、ＣＰＵａ（中央処理装
置）の出力端Ｏ８からインバータｂと抵抗ＲＢを介して
抵抗Ｒ４と現との接続点に接続されている。
ネットワークｅに接続されている。ラダーキットネット
ワークｅは抵抗Ｒ１〜Ｒ６で構成されており、コン・９
レータｆの反転入力端とアース間に抵抗Ｒ４〜ｌＲ６が
直列に接続されているとともに、ＣＰＵａ（中央処理装
置）の出力端Ｏ８からインバータｂと抵抗ＲＢを介して
抵抗Ｒ４と現との接続点に接続されている。
同様にして、ＣＰＵａの出力端０＋からインバータＣと
抵抗＆を介して抵抗Ｒｓと鳥との接続点に接続されてい
るとともに、ＣＰＵａの出力端０２からインバータｄと
抵抗Ｒ＋ ｆ通してコンノｆレータｆの反転入力端に接
続されている。
抵抗＆を介して抵抗Ｒｓと鳥との接続点に接続されてい
るとともに、ＣＰＵａの出力端０２からインバータｄと
抵抗Ｒ＋ ｆ通してコンノｆレータｆの反転入力端に接
続されている。
上記コン・ぐレータｆの出力端はＣＰＵａの■（端子に
接続され、さらに、抵抗Ｒ７を通して電源電圧Ｖｃが印
加されている。
接続され、さらに、抵抗Ｒ７を通して電源電圧Ｖｃが印
加されている。
制御回路２ＦＸ、ＣＰＵａｋ主体にして構成されており
、ＣＰＵａの出力端０６−０２からそれぞれインバータ
ｂ−ｄｉ介してｒＨＪおよびｒＬＪの信号により制御さ
れた比較用の電圧ラダーキットネットワークｅに加える
ようになっている。この比較用の電圧がラダーキットネ
ットワークｅ全通してコンパレータｆの反転入力端に加
えられ、とのコンパレータｆは反転入力端と非反転入力
端の電圧を比較して、ｒＨＪかｒＬＪの信号’１ｔｃＰ
Ｕａのに端子に印加するようになっている。
、ＣＰＵａの出力端０６−０２からそれぞれインバータ
ｂ−ｄｉ介してｒＨＪおよびｒＬＪの信号により制御さ
れた比較用の電圧ラダーキットネットワークｅに加える
ようになっている。この比較用の電圧がラダーキットネ
ットワークｅ全通してコンパレータｆの反転入力端に加
えられ、とのコンパレータｆは反転入力端と非反転入力
端の電圧を比較して、ｒＨＪかｒＬＪの信号’１ｔｃＰ
Ｕａのに端子に印加するようになっている。
次に、以上のように構成されたこの発明の磁気記録再生
装置の動作について説明する。第２図において、スイッ
チｎの可動端子が固定端子ｎｌ側でオン状態にあり、ス
イッチｋが押されたとすると、コンパレータｆ、の非反
転入力端の電圧は第３図に示すようになる。
装置の動作について説明する。第２図において、スイッ
チｎの可動端子が固定端子ｎｌ側でオン状態にあり、ス
イッチｋが押されたとすると、コンパレータｆ、の非反
転入力端の電圧は第３図に示すようになる。
この第３図吟おいて、ｋｏｎはスイッチにのオン状態、
ｋｏｆｆはスイッチにのオフ状態、ｎｌ Ｏｎはスイツ
チｎの可動端子が固定端子ｎ１に接続している状態、ｌ
ｏｎはスイッチｌがオンになった状態、ｆ（刊はコンパ
レータｆの非反転入力端の電圧を示す。
ｋｏｆｆはスイッチにのオフ状態、ｎｌ Ｏｎはスイツ
チｎの可動端子が固定端子ｎ１に接続している状態、ｌ
ｏｎはスイッチｌがオンになった状態、ｆ（刊はコンパ
レータｆの非反転入力端の電圧を示す。
また、ｆ（−）はコンパレータｆの反転入力端の電圧で
ある。
ある。
スイッチｋ ｆ押して、コンパレータｆの非反転入力端
の電圧が第３図のようになり、コンパレータｆの反転入
力端（（−）端子）には、ＣＰＵａの出力端Ｏ６〜０２
のコードにより、ラダーキットネットワークｅで発生す
るステップ電圧が入力され、コンパレータｆＵ非反転入
力端と反転入力端の両入力電圧を比較し、（非反転入力
端の電圧）〉（反転入力端の電圧）で、コンパレータｆ
の出力端はｍ」の信号になる。
の電圧が第３図のようになり、コンパレータｆの反転入
力端（（−）端子）には、ＣＰＵａの出力端Ｏ６〜０２
のコードにより、ラダーキットネットワークｅで発生す
るステップ電圧が入力され、コンパレータｆＵ非反転入
力端と反転入力端の両入力電圧を比較し、（非反転入力
端の電圧）〉（反転入力端の電圧）で、コンパレータｆ
の出力端はｍ」の信号になる。
ＣＰＵａはこの信号がｒＬＪからｒＨＪに変化したとき
の出力端Ｏ８〜０２のコーｒ値全記憶し、どのスイッチ
がオンされたかを判定する。
の出力端Ｏ８〜０２のコーｒ値全記憶し、どのスイッチ
がオンされたかを判定する。
この結果、ｒＰＬＡＹＪと定義付けされたスイッチｋが
オンされたことが判明し、磁気記録再生装置をｒＰＬＡ
ＹＪつま夛、′再生状態にＣＰＵａがメカニズム駆動回
路５を介しメカニズム部７を駆動し、ヘッド位置検知回
路８からの位置信号により、位置制御を行うとともに、
表示回路６にｒＰ ＬＡＹＪである動作表示の信号を出
力し増幅回路４の制御を行い、磁気ヘッドより検知され
た信号を増幅し出力する。
オンされたことが判明し、磁気記録再生装置をｒＰＬＡ
ＹＪつま夛、′再生状態にＣＰＵａがメカニズム駆動回
路５を介しメカニズム部７を駆動し、ヘッド位置検知回
路８からの位置信号により、位置制御を行うとともに、
表示回路６にｒＰ ＬＡＹＪである動作表示の信号を出
力し増幅回路４の制御を行い、磁気ヘッドより検知され
た信号を増幅し出力する。
スイッチにはｒＰＬＡＹＪ動作が行われる前後に、磁気
記録再生装置の利用者がスイッチを離し、オフ状態とな
る。このことにより、コンパレータｆの非反転入力端の
電圧はスイッチｎの可動端子が固定端子ｎｌにオンであ
ることによる電圧が入力され、前述と同じ動作でｒＡＵ
ＴＯＲＥＰＥＡＴＪが定義されたスイッチｎの固定端子
ｎ１がオン状態であることが判明し、ＣＰＵａは磁気テ
ープが終端まで「Ｈ請犯されたら巻きもどしして再度ｒ
ＰＬＡＹＪになることを繰り返す動作準備全処理するこ
とになる。
記録再生装置の利用者がスイッチを離し、オフ状態とな
る。このことにより、コンパレータｆの非反転入力端の
電圧はスイッチｎの可動端子が固定端子ｎｌにオンであ
ることによる電圧が入力され、前述と同じ動作でｒＡＵ
ＴＯＲＥＰＥＡＴＪが定義されたスイッチｎの固定端子
ｎ１がオン状態であることが判明し、ＣＰＵａは磁気テ
ープが終端まで「Ｈ請犯されたら巻きもどしして再度ｒ
ＰＬＡＹＪになることを繰り返す動作準備全処理するこ
とになる。
第４図にＣＰＵａがスイッチ」〜ｎによる電圧変化を読
み取るフローチャートの一部を示す。この第４図におい
て、ステップＡでＣＰＵａの出力端Ｏ６〜０２のコート
°値とラダーキットネットワークｅにより比較用電圧の
初期設定を行う。次いで、ステップＢにおいて、スイッ
チｋをオンにしてコン／４’レータｆの非反転入力端に
電圧を入力し、ステップＣに移行する。
み取るフローチャートの一部を示す。この第４図におい
て、ステップＡでＣＰＵａの出力端Ｏ６〜０２のコート
°値とラダーキットネットワークｅにより比較用電圧の
初期設定を行う。次いで、ステップＢにおいて、スイッ
チｋをオンにしてコン／４’レータｆの非反転入力端に
電圧を入力し、ステップＣに移行する。
ステップＣにおいて、コンパレータｆは非反転入力端と
反転入力端の電圧の比較全行い、非反転入力端の電圧が
大のとき、コンパレータｆの出力電圧がｒＨＪになり、
ステップＤに移行する。このステップＤにおいて、コン
パレータｆの出力電圧がｒＬＪからｒＨＪに変わったの
が最初の変化かどうかｋ ＣＰＵａで反転し、最初の変
化であれば、ステップＤからステップＥに移行する、 ステップＥにおいて、ＣＰＵａの出力端Ｏ６〜０２のコ
ーｒ値の記憶処理を行ってステツｆＦに移行する。また
、ステップＤにおいて、コン７（レータｆの出力電圧が
ｒＬＪからｒＨＪに変化したのが最初の変化でない場合
、およびステップＣにおいてコンパレータｆの出力電圧
がｒＬＪの場合にそれぞれステツｆＦに移行する。
反転入力端の電圧の比較全行い、非反転入力端の電圧が
大のとき、コンパレータｆの出力電圧がｒＨＪになり、
ステップＤに移行する。このステップＤにおいて、コン
パレータｆの出力電圧がｒＬＪからｒＨＪに変わったの
が最初の変化かどうかｋ ＣＰＵａで反転し、最初の変
化であれば、ステップＤからステップＥに移行する、 ステップＥにおいて、ＣＰＵａの出力端Ｏ６〜０２のコ
ーｒ値の記憶処理を行ってステツｆＦに移行する。また
、ステップＤにおいて、コン７（レータｆの出力電圧が
ｒＬＪからｒＨＪに変化したのが最初の変化でない場合
、およびステップＣにおいてコンパレータｆの出力電圧
がｒＬＪの場合にそれぞれステツｆＦに移行する。
このステップＦにおいては、ＣＰＵａの出力端０゜〜０
２のコーｔ’値の設定を行って、ラダーキットネットワ
ークｅｌｃ出力して、ステップＧにおいて、コンパレー
タｆの反転入力端に加える比較用電圧ｉ１ステツゾ降圧
する。次いで、ステップＨにおいて、この比較用電圧が
Ｏｖか否かを判定し、Ｏｖであれば一連の動作が終了し
、Ｏｖでなければ、ステップＢに戻る。
２のコーｔ’値の設定を行って、ラダーキットネットワ
ークｅｌｃ出力して、ステップＧにおいて、コンパレー
タｆの反転入力端に加える比較用電圧ｉ１ステツゾ降圧
する。次いで、ステップＨにおいて、この比較用電圧が
Ｏｖか否かを判定し、Ｏｖであれば一連の動作が終了し
、Ｏｖでなければ、ステップＢに戻る。
なお、上記の実施９１ではスイッチｊ −ｍはタッチス
イッチとし、その接点数を４個とし、咬た、スイッチｎ
ｆ ）グルスイッチとして１回路３接点としたが、こ
のタッチスイッチの数とトグルスイッチの接点数はラダ
ーキットネットワークｅとＣＰＵａの出力端Ｏ６〜０２
の信号の数を変えることにより、増減することは可能で
、（接点数＋１）の分解能があれば同様の効果を奏する
。
イッチとし、その接点数を４個とし、咬た、スイッチｎ
ｆ ）グルスイッチとして１回路３接点としたが、こ
のタッチスイッチの数とトグルスイッチの接点数はラダ
ーキットネットワークｅとＣＰＵａの出力端Ｏ６〜０２
の信号の数を変えることにより、増減することは可能で
、（接点数＋１）の分解能があれば同様の効果を奏する
。
また、接点は機械式でなくてもよくトランジスタなどの
半導体によるものであっても同様の効果を奏する。さら
に、比較用電圧の発生はラダーキットネットワークｅ以
外の手段によっても同様の効果を奏する、 以上のように、この発明の磁気記録再生装置によれば、
ｒＡＵＴｏ ＲｇＰＥＡＴＪ、ｒＯＦＦＪ、ｒＡＵＴＯ
ＲＥＷＪ用の定義付けされたスイッチと、ｒｓＴＯＰＪ
、ｒＦＦＪ、ｒＲＥＷＪ などの表示を行うスイッチと
の２種類のスイッチが同一の回路で構成できかつ入力で
きるため、回路の部品点数を増さず、またＣＰＵの処理
ステラｆｆ少なくできひいては安価なチップが利用でき
、経済的に有利となる効果がある。
半導体によるものであっても同様の効果を奏する。さら
に、比較用電圧の発生はラダーキットネットワークｅ以
外の手段によっても同様の効果を奏する、 以上のように、この発明の磁気記録再生装置によれば、
ｒＡＵＴｏ ＲｇＰＥＡＴＪ、ｒＯＦＦＪ、ｒＡＵＴＯ
ＲＥＷＪ用の定義付けされたスイッチと、ｒｓＴＯＰＪ
、ｒＦＦＪ、ｒＲＥＷＪ などの表示を行うスイッチと
の２種類のスイッチが同一の回路で構成できかつ入力で
きるため、回路の部品点数を増さず、またＣＰＵの処理
ステラｆｆ少なくできひいては安価なチップが利用でき
、経済的に有利となる効果がある。
第１図はこの発明の磁気記録再生装置の一実施例の構成
を示すブロック図、第２図は同上磁気記録再生装置にお
けるスイッチ回路および制御回路の具体的な実施例の回
路図、第３図は同上磁気記録再生装置のタイミングチャ
ート、第４図は同上磁気記録再生装置の動作の流れを示
すフローチャートである。 ｌ・スイッチ回路、２・・・制御回路、３・・・駆動回
路、４・・増幅回路、５・・・メカニズム駆動回路、６
・・・表示回路、７・・・メカニズム部、８・・・ヘラ
ｒ位置検知回路、ａ・・ＣＰＵ、ｂ−ｄ・・・インバー
タ、ｅ１ ・・・ラダーキットネットワーク、ｆ・・・コンパレー
タ、ｒｌ 〜ｒ６ 、 Ｒ＋ 〜Ｒ７−抵抗なお、図中
同一符号は同一または相蟲部分を示す。 代理人 葛 野 信 − ２
を示すブロック図、第２図は同上磁気記録再生装置にお
けるスイッチ回路および制御回路の具体的な実施例の回
路図、第３図は同上磁気記録再生装置のタイミングチャ
ート、第４図は同上磁気記録再生装置の動作の流れを示
すフローチャートである。 ｌ・スイッチ回路、２・・・制御回路、３・・・駆動回
路、４・・増幅回路、５・・・メカニズム駆動回路、６
・・・表示回路、７・・・メカニズム部、８・・・ヘラ
ｒ位置検知回路、ａ・・ＣＰＵ、ｂ−ｄ・・・インバー
タ、ｅ１ ・・・ラダーキットネットワーク、ｆ・・・コンパレー
タ、ｒｌ 〜ｒ６ 、 Ｒ＋ 〜Ｒ７−抵抗なお、図中
同一符号は同一または相蟲部分を示す。 代理人 葛 野 信 − ２
Claims (1)
- 動作指令を行うために個々に義務付けされて選択的に作
動させることにより所定の分圧比の電圧を切り換える複
数個の第１のスイッチとこの第１のスイッチがすべてオ
フ状態のときに状態保持機能を有しかつ切り換えたとき
所定の分圧比を得る第２のスイッチとを具備するスイッ
チ回路、所定のコードにより得られるステップ電圧と上
記スイッチ回路から得られる分圧値とを比較して第１の
スイッチのいずれが選択されたかまたは第２のスイッチ
がどの状態であるかを判定してメカニズム部の作動制御
を行う制御回路、この制御回路により上記メカニズム部
の作動状態を表示する手段、上記メカニズム部の作動に
よるヘット°の位置を検知して上記制御回路に出力しこ
のヘッドの位置制御を制御回路を通して上記メカニズム
部に行わせるヘッド位置検知回路を備えてなる磁気記録
再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159802A JPS5860445A (ja) | 1981-10-07 | 1981-10-07 | 磁気記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159802A JPS5860445A (ja) | 1981-10-07 | 1981-10-07 | 磁気記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860445A true JPS5860445A (ja) | 1983-04-09 |
Family
ID=15701569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56159802A Pending JPS5860445A (ja) | 1981-10-07 | 1981-10-07 | 磁気記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60191516A (ja) * | 1984-03-13 | 1985-09-30 | Toshinobu Futagawa | スイツチ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142158A (en) * | 1977-05-17 | 1978-12-11 | Omron Tateisi Electronics Co | Switch state detector |
| JPS554761A (en) * | 1978-06-28 | 1980-01-14 | Nakamichi Corp | Mode switching device of cassette tape recorder |
-
1981
- 1981-10-07 JP JP56159802A patent/JPS5860445A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142158A (en) * | 1977-05-17 | 1978-12-11 | Omron Tateisi Electronics Co | Switch state detector |
| JPS554761A (en) * | 1978-06-28 | 1980-01-14 | Nakamichi Corp | Mode switching device of cassette tape recorder |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60191516A (ja) * | 1984-03-13 | 1985-09-30 | Toshinobu Futagawa | スイツチ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5860445A (ja) | 磁気記録再生装置 | |
| JPS59128806A (ja) | Ａｇｃ回路 | |
| JPS63213126A (ja) | 光デイスク装置 | |
| EP0551627B1 (en) | Motor speed control circuit | |
| JPS6046730B2 (ja) | 位相制御装置 | |
| JPS6318216Y2 (ja) | ||
| JPS63167211A (ja) | 距離検出装置 | |
| JPH06111421A (ja) | 入力信号検出装置 | |
| SU760439A1 (ru) | Преобразователь напряжения в длительность импульса 1 | |
| JPH0484777A (ja) | 電圧発生測定装置 | |
| JP2522306B2 (ja) | 絞り制御装置 | |
| JPS5825442Y2 (ja) | バツチ・プロセス制御装置 | |
| RU2060586C1 (ru) | Преобразователь напряжения в интервал времени | |
| KR900007135Y1 (ko) | 인버터의 다단속도 제어회로 | |
| JPH05291957A (ja) | 比較基準切換スイッチ付ワンチップ・コンパレータ | |
| JPS6148295B2 (ja) | ||
| JPH04167812A (ja) | パルス幅変換回路 | |
| JPH0312716A (ja) | 電圧検知回路 | |
| JPS5934189Y2 (ja) | コンパレ−タ | |
| JPS6145284B2 (ja) | ||
| HK1000813B (en) | Motor speed control circuit | |
| JPH06347570A (ja) | 時間−電圧変換及びトラックホールド回路 | |
| JPS6024607B2 (ja) | 較正電圧発生装置 | |
| JPS5864506A (ja) | サ−ボ制御装置 | |
| JPS5858887A (ja) | モ−タ・スピ−ド・レギユレ−タ |