JPS5870528A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS5870528A JPS5870528A JP56168708A JP16870881A JPS5870528A JP S5870528 A JPS5870528 A JP S5870528A JP 56168708 A JP56168708 A JP 56168708A JP 16870881 A JP16870881 A JP 16870881A JP S5870528 A JPS5870528 A JP S5870528A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- mask
- alignment
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、４Ｉｋ多数の処理工数を必要する
ＩＯｌ及びその製造方法に関するものである。
ＩＯｌ及びその製造方法に関するものである。
ＩＯを製造するに際し、種々の素子パターンを作成する
ためにフォトレジストの露光を何段階かで行なう必要が
あり、各段階で所要のマスクを選択しなけれにならない
。このため、半導体ウェハをスクライプラインによりて
各チップに分画し、夫々のチップの周辺位置にマスク合
せ用のパターン（例えば矩形パターン）を設け、これに
対応してマスク側にも合せ用パターンを設ける仁とがあ
る。
ためにフォトレジストの露光を何段階かで行なう必要が
あり、各段階で所要のマスクを選択しなけれにならない
。このため、半導体ウェハをスクライプラインによりて
各チップに分画し、夫々のチップの周辺位置にマスク合
せ用のパターン（例えば矩形パターン）を設け、これに
対応してマスク側にも合せ用パターンを設ける仁とがあ
る。
しかしながら、本発明者が検討したところ、上記の如き
チップ−マスク関の合せ方式（アラインメント）は次の
ような間層点があることが判明した。即ち、マスク側に
は形成すべき素子パターンの関係で類似した合せパター
ンを複数個設けるのが普通であるから、これらの複数パ
ターンの何れに対してチップ側のパターンを合せるべき
かが判別困難となってしまう。従って、アラインメント
上のミスを防ぐために、チップ周辺の形状やスクライブ
ラインを目安として、合せるべきマスク側のパターンを
判断せざるを得ない。これでは、アラインメントに要す
る時間が長くかかり、しかもパターンの合せ間違いがど
うしても生じてしまう。
チップ−マスク関の合せ方式（アラインメント）は次の
ような間層点があることが判明した。即ち、マスク側に
は形成すべき素子パターンの関係で類似した合せパター
ンを複数個設けるのが普通であるから、これらの複数パ
ターンの何れに対してチップ側のパターンを合せるべき
かが判別困難となってしまう。従って、アラインメント
上のミスを防ぐために、チップ周辺の形状やスクライブ
ラインを目安として、合せるべきマスク側のパターンを
判断せざるを得ない。これでは、アラインメントに要す
る時間が長くかかり、しかもパターンの合せ間違いがど
うしても生じてしまう。
従って、本発明の目的は、上記の如きアラインメントな
迅速かつ精度良（行なえるチップからなる半導体装置を
提供し、かつそのアラインメントを確実に行な見る方法
を提供するととに＃する。
迅速かつ精度良（行なえるチップからなる半導体装置を
提供し、かつそのアラインメントを確実に行な見る方法
を提供するととに＃する。
以下、本発明の実施例を一面について詳細に説明する。
第１図は、スクライブラインｌで区画された多数の半導
体チップ２（一部のみが示されている）を有する半導体
ウェハ３を示すものである。各チップ２０周辺位置には
、各処理工程に用いるマスクに対する合せ（アラインメ
ント）用のパターン部４が夫々設けられる。
体チップ２（一部のみが示されている）を有する半導体
ウェハ３を示すものである。各チップ２０周辺位置には
、各処理工程に用いるマスクに対する合せ（アラインメ
ント）用のパターン部４が夫々設けられる。
一面、各処理工程には別々のマスクが使用されるが、そ
の１つのマスクには例えば第２図に示す如きパターン部
５が設けられる。このパターン部は拡大して示されてい
るが、第３図忙拡大図示したウニ八個のパターン部４の
各パターン６．７・・・Ｋ対応した不透明パターン８．
９． １０． １１・・・を夫々有している。そして
これらのパターンには、左上、右上、中上、左下等に予
め透明の補助パターン１２が夫々形成されている。また
、ウェハのチップ側のパターン部４においては、マスク
側のパターンに対応した各パターン６．７・・・・・・
が設けられているが、これらＫは上記補助パターン１２
に対応ｌ−て夫々左上、右上等に補助パターン１３が形
成されている。
の１つのマスクには例えば第２図に示す如きパターン部
５が設けられる。このパターン部は拡大して示されてい
るが、第３図忙拡大図示したウニ八個のパターン部４の
各パターン６．７・・・Ｋ対応した不透明パターン８．
９． １０． １１・・・を夫々有している。そして
これらのパターンには、左上、右上、中上、左下等に予
め透明の補助パターン１２が夫々形成されている。また
、ウェハのチップ側のパターン部４においては、マスク
側のパターンに対応した各パターン６．７・・・・・・
が設けられているが、これらＫは上記補助パターン１２
に対応ｌ−て夫々左上、右上等に補助パターン１３が形
成されている。
従りて、アラインメントに際［、ては、チップ２の例え
ばパターン６をマスクの例えはパターン８に合せる必要
がある場合、これら両パターンには予め一致した位置に
補助パターン１２．１３が形成されているために、互い
に合せるべきパターンがすぐに判別可能となり、縞４図
に示す如きアラインメント状態に迅速かつ正確にセット
することができる。他のパターンの各補助パターン１２
はパターン６のものと異なった位置に設けられていなお
、第４図の如くに位置合せされた状態で例えば露光処理
すれば、第１−の各チップ２の素子領域に対し、上記の
ようにして選別されたマスクパターン８に対応するフォ
トレジストの感光パターンを形成することができる。チ
ップ周辺のパターン部４においては、第４図の状態で露
光処理されるために、斜線を引いたパターン８〜１１下
の非露光部は現偉処理後エツチングで除去され、パター
ン８〜ｌ］の輪郭がチップ２１１へ転写されることにな
る。また、次の処理時には、チップ２の例えばパターン
７をマスクの例えばパターン９に合せればよく、この際
同一位置の補助パターン１３．１２をガイドとして上記
したと同様に合せ、マスクの選択を行な見とよい。
ばパターン６をマスクの例えはパターン８に合せる必要
がある場合、これら両パターンには予め一致した位置に
補助パターン１２．１３が形成されているために、互い
に合せるべきパターンがすぐに判別可能となり、縞４図
に示す如きアラインメント状態に迅速かつ正確にセット
することができる。他のパターンの各補助パターン１２
はパターン６のものと異なった位置に設けられていなお
、第４図の如くに位置合せされた状態で例えば露光処理
すれば、第１−の各チップ２の素子領域に対し、上記の
ようにして選別されたマスクパターン８に対応するフォ
トレジストの感光パターンを形成することができる。チ
ップ周辺のパターン部４においては、第４図の状態で露
光処理されるために、斜線を引いたパターン８〜１１下
の非露光部は現偉処理後エツチングで除去され、パター
ン８〜ｌ］の輪郭がチップ２１１へ転写されることにな
る。また、次の処理時には、チップ２の例えばパターン
７をマスクの例えばパターン９に合せればよく、この際
同一位置の補助パターン１３．１２をガイドとして上記
したと同様に合せ、マスクの選択を行な見とよい。
このようにして、各処理工程を経ることにより最終的に
チップ２のパターン部４には、Ｗ ｘ Ｉ ＩＩの各パ
ターン８〜１１等と共にその補助パターン１２が転写さ
れる仁とになる。この転写パターンは第３図の６，７の
ように予めチップ＠にも設けておいてもよい。最終的な
チップは従って、上記した同形のパターン６．７・・・
・・・と共にマスク選択用ノ補助バＪ−ンも有する独特
のパターン部４を具備したものとなっている。
チップ２のパターン部４には、Ｗ ｘ Ｉ ＩＩの各パ
ターン８〜１１等と共にその補助パターン１２が転写さ
れる仁とになる。この転写パターンは第３図の６，７の
ように予めチップ＠にも設けておいてもよい。最終的な
チップは従って、上記した同形のパターン６．７・・・
・・・と共にマスク選択用ノ補助バＪ−ンも有する独特
のパターン部４を具備したものとなっている。
第５図は、マスク合せ時の両パターン部４及び５の位置
合せ状態を示すものである。図中、円形部分１４は顕微
鏡で見える部分であり、中央のライン１５の左右に￥ス
フのパターン部５が同一形状に一対見えるようＫなって
いる。この状態で、マスク下に配したウェハを僅かに移
動させると、チップのパターン６が矢印１５方向へ移動
し、上記した補助パターン１２．１３を目安として選択
すべきマスクパターン８にチップパターン６を容易に合
せることができる。このため、作業者は、各マスクパタ
ーン８〜１１等の周辺形状がすべて同じであっても、補
助パターンの位置さえ認識しておけば、所望のマスクパ
ターンに確実に合せることができる。従って、既述した
如くスクライブラインを基準にして合せる必要が全（な
く、またスクライブラインが見えない状況下でも容易か
つ正確なアラインメントが可能トする。
合せ状態を示すものである。図中、円形部分１４は顕微
鏡で見える部分であり、中央のライン１５の左右に￥ス
フのパターン部５が同一形状に一対見えるようＫなって
いる。この状態で、マスク下に配したウェハを僅かに移
動させると、チップのパターン６が矢印１５方向へ移動
し、上記した補助パターン１２．１３を目安として選択
すべきマスクパターン８にチップパターン６を容易に合
せることができる。このため、作業者は、各マスクパタ
ーン８〜１１等の周辺形状がすべて同じであっても、補
助パターンの位置さえ認識しておけば、所望のマスクパ
ターンに確実に合せることができる。従って、既述した
如くスクライブラインを基準にして合せる必要が全（な
く、またスクライブラインが見えない状況下でも容易か
つ正確なアラインメントが可能トする。
次に、第７図〜第８図につい工、具体的なアラインメン
トの一例を説明する。
トの一例を説明する。
まず第６Ａ図のようなパターンＩＦ１．１９．２０を有
するマスクパターン部２５を用意し、またウェハ側には
第７Ａ図のようなパターン１６と補助パターン２３とを
有するパターン部２４を設け℃おく。この場合、マスク
パターンのうちパターン１８のみに補助パターン２２を
設け、他には設けておかない。また、ウェハパターンは
１６のみに設け、他には補助パターン址３のみを設けて
おき、一点鎖線で示す位置にマスクバＩ−ン１９，２０
がくるようｋしてお（。
するマスクパターン部２５を用意し、またウェハ側には
第７Ａ図のようなパターン１６と補助パターン２３とを
有するパターン部２４を設け℃おく。この場合、マスク
パターンのうちパターン１８のみに補助パターン２２を
設け、他には設けておかない。また、ウェハパターンは
１６のみに設け、他には補助パターン址３のみを設けて
おき、一点鎖線で示す位置にマスクバＩ−ン１９，２０
がくるようｋしてお（。
そして第８Ａ図のように、ウェハパターン］６をマスク
パターン１８に合せて処理すると、ウェハには第７Ｂ図
に示す如きパターンが転写されることＫなる。
パターン１８に合せて処理すると、ウェハには第７Ｂ図
に示す如きパターンが転写されることＫなる。
次いで第６Ｂ図のようなパターン２８，２９゜３０．３
１”ｋ’有し、パターン２９のみに補助パターン３２を
設けたマスクパターン３５に対し第７Ｂ図のウェハパタ
ーンを合せる。このとき、ウェハには上記マスクパター
ン１９．２０が転写されており、これらのパターン内に
上記補助パターン２３が所定位置に存在しているために
、補助パターン３２．２３を目安として第８Ｂ図のよう
にウェハパターン１９をマスクパターン２９に正確ニ合
せることができる。この状態で処理すれば、ウェハｌＩ
Ｋはパターン３１が新たに転写されることになり、上記
パターン２０と共に別の処理時のマスクパターンに対し
補助パターン２３の位置を目安にしてアラインメント可
能となる。
１”ｋ’有し、パターン２９のみに補助パターン３２を
設けたマスクパターン３５に対し第７Ｂ図のウェハパタ
ーンを合せる。このとき、ウェハには上記マスクパター
ン１９．２０が転写されており、これらのパターン内に
上記補助パターン２３が所定位置に存在しているために
、補助パターン３２．２３を目安として第８Ｂ図のよう
にウェハパターン１９をマスクパターン２９に正確ニ合
せることができる。この状態で処理すれば、ウェハｌＩ
Ｋはパターン３１が新たに転写されることになり、上記
パターン２０と共に別の処理時のマスクパターンに対し
補助パターン２３の位置を目安にしてアラインメント可
能となる。
このように、基本パターンとなるマスクツ５ターンは第
６Ａ図の如き形状となし、ウェハ側には第７Ａ図の如く
合せパターン以外に補助パターン２３のみを設けておけ
ば、以降の処理工程後に新たな合せパターンを順次形成
できることになる。
６Ａ図の如き形状となし、ウェハ側には第７Ａ図の如く
合せパターン以外に補助パターン２３のみを設けておけ
ば、以降の処理工程後に新たな合せパターンを順次形成
できることになる。
これとは逆に、最初からすべての合せパターンを設ける
よう和すれば、後の工程後にそのパターンと新たに生じ
たパターンとが僅かではあるがずれて形成されてしまい
、何重にも重なり合うことになるから、それ以降の工程
でのアラインメントを行ないずらくなる。但、原理的に
は、最初からすべての合せパターンを設けておいてもよ
いが、例えば補助パターンを設けないときＫはパターン
１６と同様のパターンのみを配しておくことができる。
よう和すれば、後の工程後にそのパターンと新たに生じ
たパターンとが僅かではあるがずれて形成されてしまい
、何重にも重なり合うことになるから、それ以降の工程
でのアラインメントを行ないずらくなる。但、原理的に
は、最初からすべての合せパターンを設けておいてもよ
いが、例えば補助パターンを設けないときＫはパターン
１６と同様のパターンのみを配しておくことができる。
以上、本発明を例示したが、上述の例は本発明の技術的
思想に基いて更に変形が可能である。例えは、上述の合
せパターンの形状は種々変更できるし、補助パターンも
上述の小矩形状に限らず数字や記号形状としてよいこと
は勿論である。また、マスクパターンを上述とは逆パタ
ーン（透明部分を矩形状）にすることもできるが、この
場合は不透明部分で囲憧れた矩形状透明部分の内側にウ
ェハパターンがくるように位置合せし、露光処理後には
上記透明部分にのみフォトレジストが残るようＫしてよ
い。ｔた、本発明は種々のデバイスや処理工程に適用で
きる。
思想に基いて更に変形が可能である。例えは、上述の合
せパターンの形状は種々変更できるし、補助パターンも
上述の小矩形状に限らず数字や記号形状としてよいこと
は勿論である。また、マスクパターンを上述とは逆パタ
ーン（透明部分を矩形状）にすることもできるが、この
場合は不透明部分で囲憧れた矩形状透明部分の内側にウ
ェハパターンがくるように位置合せし、露光処理後には
上記透明部分にのみフォトレジストが残るようＫしてよ
い。ｔた、本発明は種々のデバイスや処理工程に適用で
きる。
本発明は、上述した如く、チクグ＠にマスク合せ時の補
助パターンを設けているので、処理時忙用いるマスクパ
ターンを容易かつ確実に選択でき、作業時間の短縮、合
せ精度の向上、合せミスの減少等を達成することができ
る。しかも、マスクパターンにも上記に対応する補助パ
ターンを設けて合せ作業を行なっているから、パターン
が複数あり１も所要のパターンを補助パターンをガイド
として一目で識別でき、上記した顕著な効果を再現性曳
く実現できる。
助パターンを設けているので、処理時忙用いるマスクパ
ターンを容易かつ確実に選択でき、作業時間の短縮、合
せ精度の向上、合せミスの減少等を達成することができ
る。しかも、マスクパターンにも上記に対応する補助パ
ターンを設けて合せ作業を行なっているから、パターン
が複数あり１も所要のパターンを補助パターンをガイド
として一目で識別でき、上記した顕著な効果を再現性曳
く実現できる。
図面は本発明の実施例を示すものであり工、第１図は半
導体ウェハの平面図、第２図はマスクパターンの平面図
、第３図はウェハパターンの平面図、第４図はアライン
メント状態の平面図、第５図はアラインメント時の操作
状態の概略平面図、第６Ａ図は基本となるマスクパター
ンの具体例の平面図、第７Ａ図はそのマスクパターンに
合せるべきウェハパターンの平面図、第８Ａ図は両パタ
ーンのアラインメント状態の平面図、第６Ｂ図は次工程
に用いるマスクパターンの平面図、第７Ｂ図は第８Ａ図
のアラインメント後の処理で得られたウェハパターンの
平面図、第８Ｂ図は第６Ｂ図及び第７Ｂ図の両パターン
のアラインメント状態の平面図である。 なお、図面に用いられている符号において、２は半導体
チップ、４及び２４はウェハパターン、５．２５及び３
５はマスクパターン、１２，１３゜２３及び３２は補助
パターンである。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ ［ζ１ 第 ５ 図 ！Ａ；６Ａ′！ 第７Ａ図 フッ 第６δ図 第７６図 ｄ
導体ウェハの平面図、第２図はマスクパターンの平面図
、第３図はウェハパターンの平面図、第４図はアライン
メント状態の平面図、第５図はアラインメント時の操作
状態の概略平面図、第６Ａ図は基本となるマスクパター
ンの具体例の平面図、第７Ａ図はそのマスクパターンに
合せるべきウェハパターンの平面図、第８Ａ図は両パタ
ーンのアラインメント状態の平面図、第６Ｂ図は次工程
に用いるマスクパターンの平面図、第７Ｂ図は第８Ａ図
のアラインメント後の処理で得られたウェハパターンの
平面図、第８Ｂ図は第６Ｂ図及び第７Ｂ図の両パターン
のアラインメント状態の平面図である。 なお、図面に用いられている符号において、２は半導体
チップ、４及び２４はウェハパターン、５．２５及び３
５はマスクパターン、１２，１３゜２３及び３２は補助
パターンである。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ ［ζ１ 第 ５ 図 ！Ａ；６Ａ′！ 第７Ａ図 フッ 第６δ図 第７６図 ｄ
Claims (1)
- 【特許請求の範囲】 １、所定の半導体素子が設けられた半導体チップの周辺
位置に規則的に配列された多数のパターンが形成され、
このパターン部が前記半導体チップの各処理時における
マスク合せ用とし、て用いられると共に、各パターンに
はマスク選択用に用いられた補助パターンが形成されて
いることを特徴とする半導体装置。 ２、所定の半導体素子を設けるべき半導体チップの周辺
位置にその各処理時におけるマスク合せ用のパターン部
を形成し、このパターンｇＫ対応したパターン部を有す
るマスクを前記半導体チップ上に配置し、この際前記両
パターン郁に各処理時のマスク選択用の補助パターンを
予め夫々形成して、これら両補助パターンも互いに一致
せしめるよう和してマスク合せを行なうことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168708A JPS5870528A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168708A JPS5870528A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5870528A true JPS5870528A (ja) | 1983-04-27 |
Family
ID=15872974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56168708A Pending JPS5870528A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60133735A (ja) * | 1983-12-21 | 1985-07-16 | Fujitsu Ltd | 半導体装置の製法 |
| US6849957B2 (en) | 2000-05-30 | 2005-02-01 | Renesas Technology Corp. | Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof |
-
1981
- 1981-10-23 JP JP56168708A patent/JPS5870528A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60133735A (ja) * | 1983-12-21 | 1985-07-16 | Fujitsu Ltd | 半導体装置の製法 |
| US6849957B2 (en) | 2000-05-30 | 2005-02-01 | Renesas Technology Corp. | Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4409686A (en) | Method of serialization of dice | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| JPS5870528A (ja) | 半導体装置及びその製造方法 | |
| KR100225761B1 (ko) | 레티클 마스크 설계 방법 | |
| JP3753603B2 (ja) | スクライブ内パターンデータ作成装置、及びスクライブ内パターンデータ作成方法 | |
| JPH056176B2 (ja) | ||
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| JPS6239814B2 (ja) | ||
| JP2923655B2 (ja) | 投影露光方法 | |
| JPS5832495B2 (ja) | ヒカリシヨクコクヨウマスク | |
| JPS622764Y2 (ja) | ||
| JPS6215854B2 (ja) | ||
| JPH0837148A (ja) | 逐次移動式投影型露光装置によるパターニング方法 | |
| JPH02299251A (ja) | 半導体集積回路の製造方法 | |
| JPH0318012A (ja) | 縮小投影露光装置用レチクル | |
| JPS6146026A (ja) | 半導体装置の製造方法 | |
| JPS6111461B2 (ja) | ||
| JPH03259541A (ja) | 半導体装置の製造方法 | |
| JPH05175093A (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| JPS59119837A (ja) | ウエ−ハの位置合わせ精度検出方法 | |
| JPH05291106A (ja) | 半導体ウエハーの露光方法 | |
| JPH0222532B2 (ja) | ||
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JPH0414812A (ja) | パターン形成方法 | |
| JPS6017747A (ja) | 半導体集積回路製造用レチクル |