JPS5871696A - セラミツク多層回路基板の製造法 - Google Patents
セラミツク多層回路基板の製造法Info
- Publication number
- JPS5871696A JPS5871696A JP17052981A JP17052981A JPS5871696A JP S5871696 A JPS5871696 A JP S5871696A JP 17052981 A JP17052981 A JP 17052981A JP 17052981 A JP17052981 A JP 17052981A JP S5871696 A JPS5871696 A JP S5871696A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer circuit
- circuit board
- paste
- ceramic multilayer
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はセラミック多層回路基板の製造法に関する。
従来、セラミック多層回路基板は、予め焼結されたセラ
ミック基板上に導体ペーストを印刷後、絶縁ペーストを
印刷し、これを複数回くり返して多層回路を形成した後
、焼成して製造してい九が、この方法によると予め焼結
されたセラミック基板の焼成収縮率とセラミックグリー
ンシート（以下グリーンシートという）の焼成収縮率が
真なるため絶縁層にクラックが生じたシ９反りなどが発
生する欠点があった。
ミック基板上に導体ペーストを印刷後、絶縁ペーストを
印刷し、これを複数回くり返して多層回路を形成した後
、焼成して製造してい九が、この方法によると予め焼結
されたセラミック基板の焼成収縮率とセラミックグリー
ンシート（以下グリーンシートという）の焼成収縮率が
真なるため絶縁層にクラックが生じたシ９反りなどが発
生する欠点があった。
この欠点を補うため、グリーンシート上に前述のごとく
導体ペーストと絶縁ペーストとを用すて多層囲路を形成
し、同時焼成する方法が試みられ九が、この方法でも多
層印刷した絶縁ペーストが焼結される際にり２ツクを生
ずる欠点が６つ九。
導体ペーストと絶縁ペーストとを用すて多層囲路を形成
し、同時焼成する方法が試みられ九が、この方法でも多
層印刷した絶縁ペーストが焼結される際にり２ツクを生
ずる欠点が６つ九。
本発明はかかる欠点のないセラミック多層回路基板の製
造法を提供することを目的とするものである。
造法を提供することを目的とするものである。
本発明者らは絶縁層に発生するクラック、反シなどは絶
縁層の焼結不足に起因することに着目し１種々検討を行
なつ九結果、同一の７ラツクスを含有させ良導体ペース
トおよび絶縁ペーストを使用することによシ絶縁層の焼
結不足が解消し、クラック、反シなどのないセラミック
多層回路基板が製造できることを見出した。
縁層の焼結不足に起因することに着目し１種々検討を行
なつ九結果、同一の７ラツクスを含有させ良導体ペース
トおよび絶縁ペーストを使用することによシ絶縁層の焼
結不足が解消し、クラック、反シなどのないセラミック
多層回路基板が製造できることを見出した。
本発明は導体ペーストとセラミック質の絶縁ペーストと
をグリーンシート上に複数回印刷し１回時焼成してセラ
ミック多層回路基板を製造する方法において、同一のフ
ラックスを含有させた導体ペーストおよび絶縁ペースト
を使用するセラミック多層回路基板の製造法に関する。
をグリーンシート上に複数回印刷し１回時焼成してセラ
ミック多層回路基板を製造する方法において、同一のフ
ラックスを含有させた導体ペーストおよび絶縁ペースト
を使用するセラミック多層回路基板の製造法に関する。
なお本発明において使用されるフラックスの配合、使用
蓋は特に制限されず、また導体ペースト、絶縁ペースト
も同じフラックスを含有しておけば良い。さらに印刷さ
れる絶縁ペーストの厚さも何ら制限されない。
蓋は特に制限されず、また導体ペースト、絶縁ペースト
も同じフラックスを含有しておけば良い。さらに印刷さ
れる絶縁ペーストの厚さも何ら制限されない。
以下実施例により本発明を説明する。
実施例１
平均結晶粒径２μｍの高純度アルミナ（アルミナ純度９
９．５−以上）９６．２重量部に第１ｔｉに示す７−）
ツクスを１８重量部添加し、均一に混合して原料粉Ａと
した。
９．５−以上）９６．２重量部に第１ｔｉに示す７−）
ツクスを１８重量部添加し、均一に混合して原料粉Ａと
した。
この原料粉Ａ１００重量部にバインダーとしてポリビニ
ルブチラール樹□脂８重量部、可雇剤としてフタル酸エ
ステル４重蓋部、溶剤としてブタノール２０重量部、ト
リクロルエチレン５０重蓋部を添加し、ボールミルにて
均一に混合してセラミクスリップとした後、テープキャ
スティング法により厚みＯ，Ｓ Ｗのグリーンシートを
得た。
ルブチラール樹□脂８重量部、可雇剤としてフタル酸エ
ステル４重蓋部、溶剤としてブタノール２０重量部、ト
リクロルエチレン５０重蓋部を添加し、ボールミルにて
均一に混合してセラミクスリップとした後、テープキャ
スティング法により厚みＯ，Ｓ Ｗのグリーンシートを
得た。
次いで前述の高純度アルミナ９５重量部に第１表に示す
フラックスを５重量部添加し、均一に混合して原料粉Ｂ
とした後上記と同じ工程を経て絶縁ペーストを得た。次
にＷ（タングステン）導体ペースト（アサヒ化学製、商
品名３ＴＷ−１０００）９８重量ｓＶｃ第１表に示す７
ラツクスを２重量部添加し、乳パテで均一に混合してフ
ラックス入シ導体ペーストを得た。次いで前述のグリー
ンシート上に＃７２ツクス入ｐ導体ペーストを印刷して
回路を形成した後その上部に前述の絶縁ペーストを３０
μｍの厚さに印刷しこの工程を４回くり返して４層の多
層回路を形成した。その後空気中で３００℃壕で５０℃
／時間の昇温速度で加熱し。
フラックスを５重量部添加し、均一に混合して原料粉Ｂ
とした後上記と同じ工程を経て絶縁ペーストを得た。次
にＷ（タングステン）導体ペースト（アサヒ化学製、商
品名３ＴＷ−１０００）９８重量ｓＶｃ第１表に示す７
ラツクスを２重量部添加し、乳パテで均一に混合してフ
ラックス入シ導体ペーストを得た。次いで前述のグリー
ンシート上に＃７２ツクス入ｐ導体ペーストを印刷して
回路を形成した後その上部に前述の絶縁ペーストを３０
μｍの厚さに印刷しこの工程を４回くり返して４層の多
層回路を形成した。その後空気中で３００℃壕で５０℃
／時間の昇温速度で加熱し。
３００℃からは水素雰囲気中で、３０℃／時間の昇温速
度で１５００℃まで昇温させてグリーンシート、フラッ
クス入り導体ペーストおよび絶縁ペーストを同時焼成さ
せてセラミック多層回路基板を得九。
度で１５００℃まで昇温させてグリーンシート、フラッ
クス入り導体ペーストおよび絶縁ペーストを同時焼成さ
せてセラミック多層回路基板を得九。
このセラミック多層回路基板について外観を観察したが
絶縁層にクラックおよび反りは発生しなかった。
絶縁層にクラックおよび反りは発生しなかった。
比較例１
実施例１で使用し九グリーンシート上に第１表に示す７
ラツクスをａ、ｓ、ｗｉｔ部含有する上２ミックスリッ
プを絶縁ペーストとして、また導体ペーストにはフラッ
クスを混入させてないＷ導体ペースト（アサヒ化学製、
ｍ品名３ＴＷ−１０００）を使用し、実施例１と同様の
方法により４層の多層回路を形成し友後以下、実施例１
と同様の条件によジグリーンシート、７ラツクス入シ導
体ペーストおよび絶縁ペーストを同時焼成してセラミッ
ク多層回路基板を得九。
ラツクスをａ、ｓ、ｗｉｔ部含有する上２ミックスリッ
プを絶縁ペーストとして、また導体ペーストにはフラッ
クスを混入させてないＷ導体ペースト（アサヒ化学製、
ｍ品名３ＴＷ−１０００）を使用し、実施例１と同様の
方法により４層の多層回路を形成し友後以下、実施例１
と同様の条件によジグリーンシート、７ラツクス入シ導
体ペーストおよび絶縁ペーストを同時焼成してセラミッ
ク多層回路基板を得九。
このセラミック多層回路基板について外観を観察したと
ころ絶縁層の導体の上の部分に微小なりラックが発生し
た。
ころ絶縁層の導体の上の部分に微小なりラックが発生し
た。
本発明は、導体ペーストおよび絶縁ペーストに同一のフ
ラックスを含有させた導体ペーストおよび絶縁ペースト
を使用するので絶縁層を十分に焼結することができ、ク
ラック、反シなどの発生を皆無にすることができる。
ラックスを含有させた導体ペーストおよび絶縁ペースト
を使用するので絶縁層を十分に焼結することができ、ク
ラック、反シなどの発生を皆無にすることができる。
手続補正書（自発）
昭和 ５７年 ６ 月 ３ 日
特許庁長官殿
１、事件の表示
昭和５６年特許願第１７０５２９号
２、発明の名称
セラミック多層回路基板の製造法
３、補正をする者
事件との関係 特許出願人
名 称 （４４５１日立化成工業株式会社とあるのを「
平均粒径」と訂正します。
平均粒径」と訂正します。
以上
４６１−
Claims (1)
- １、導体ペーストとセラミック質の絶縁ペーストとをセ
ラミックグリーンシート上に複数回印刷し、同時焼成し
てセラミック多層回路基板を製造する方法において、同
一のフラックスを含有させた導体ペーストおよび絶縁ペ
ーストを使用することを％倣とするセフラミック多層回
路基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17052981A JPS5871696A (ja) | 1981-10-23 | 1981-10-23 | セラミツク多層回路基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17052981A JPS5871696A (ja) | 1981-10-23 | 1981-10-23 | セラミツク多層回路基板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871696A true JPS5871696A (ja) | 1983-04-28 |
| JPS6237920B2 JPS6237920B2 (ja) | 1987-08-14 |
Family
ID=15906615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17052981A Granted JPS5871696A (ja) | 1981-10-23 | 1981-10-23 | セラミツク多層回路基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871696A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63178559A (ja) * | 1987-01-19 | 1988-07-22 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4883105A (ja) * | 1972-02-09 | 1973-11-06 |
-
1981
- 1981-10-23 JP JP17052981A patent/JPS5871696A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4883105A (ja) * | 1972-02-09 | 1973-11-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6237920B2 (ja) | 1987-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001028476A (ja) | 歪みのない回路を形成する方法 | |
| JPS6047495A (ja) | セラミツク配線基板 | |
| JPS5871696A (ja) | セラミツク多層回路基板の製造法 | |
| JPS59101896A (ja) | セラミツク多層回路基板の製造法 | |
| JPS5871693A (ja) | セラミツク多層回路基板の製造法 | |
| JPS5871694A (ja) | セラミツク多層回路基板の製造法 | |
| JPS5871695A (ja) | セラミツク多層回路基板の製造法 | |
| JPS5871692A (ja) | セラミツク多層回路基板の製造法 | |
| JPH02122598A (ja) | セラミック多層配線基板とその製造方法 | |
| JPH0650792B2 (ja) | 耐酸化金属導体を含むセラミック構造体及びその製造方法 | |
| JPS5998595A (ja) | セラミツク基板の製造法 | |
| JPS5998594A (ja) | セラミツク配線板の製造法 | |
| JPS6150395A (ja) | セラミツク多層回路基板の製造法 | |
| JPS58220495A (ja) | セラミツク多層回路基板の製造方法 | |
| JPS6238879B2 (ja) | ||
| JPH027495A (ja) | 窒化アルミニウム多層基板の製造方法 | |
| JPS6117656B2 (ja) | ||
| JPH0289387A (ja) | 銅導体ペーストと多層セラミックス基板 | |
| JPS6255319B2 (ja) | ||
| JPS58151099A (ja) | セラミツク多層配線板の製造法 | |
| JPS63213302A (ja) | 電気抵抗体及びその製造方法 | |
| JPS63215551A (ja) | 電気抵抗体及びその製造方法 | |
| JPS58199595A (ja) | セラミツク多層回路基板の製造法 | |
| JPS5922394A (ja) | セラミツク配線板の製造法 | |
| JPS58122799A (ja) | セラミツク配線板 |