JPS6237920B2 - - Google Patents
Info
- Publication number
- JPS6237920B2 JPS6237920B2 JP56170529A JP17052981A JPS6237920B2 JP S6237920 B2 JPS6237920 B2 JP S6237920B2 JP 56170529 A JP56170529 A JP 56170529A JP 17052981 A JP17052981 A JP 17052981A JP S6237920 B2 JPS6237920 B2 JP S6237920B2
- Authority
- JP
- Japan
- Prior art keywords
- paste
- multilayer circuit
- insulating
- flux
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明はセラミツク多層回路基板の製造法に関
する。 従来、セラミツク多層回路基板は、予め焼結さ
れたセラミツク基板上に導体ペーストを印刷後、
絶縁ペーストを印刷し、これを複数回くり返して
多層回路を形成した後、焼成して製造していた
が、この方法によると焼成の際に絶縁層は予め焼
結されたセラミツク基板より収縮が大であるため
絶縁層にクラツクが生じたり、反りなどが発生す
る欠点があつた。 この欠点を補うため特公昭55―7957号公報、特
公昭55―24271号公報等に示されるようにセラミ
ツクグリーンシート（以下グリーンシートとい
う）上に導体ペーストと絶縁ペーストとを用いて
印刷法で多層回路を形成し、同時焼成する方法を
試みたが、あまり効果的ではなかつた。 また、フラツクスを含むグリーンシートを粉砕
した後、溶剤を加えて再溶解した絶縁ペーストを
用いて上記と同様に導体ペーストと共に印刷法で
多層回路を形成し、同時焼成する方法を試みた
が、このような方法でも多層印刷した絶縁ペース
トが焼結される際に第３図に示すように絶縁層２
にクラツク１を生ずる欠点があつた。なお第３図
において３は絶縁層２の下面の導体層である。 上記の他に特公昭54―38291号公報に示される
ように仮基板上に導体ペーストとフラツクスを含
有する絶縁ペーストとを用いて印刷法で積層物を
一体に焼結せしめ、焼結時または焼結後に前記の
仮基板を積層物から取除いて積層セラミツク基板
を製造する方法があるが、この方法は、仮基板上
面の絶縁層（グリーンシートに相当する）および
他の絶縁層を形成するのに、全て同質のフラツク
スを含有する絶縁ペーストを使用するため、前述
のフラツクスを含むグリーンシートを粉砕した
後、溶剤を加えて再溶解した絶縁ペーストを用い
て導体ペーストと共に印刷法で多層回路を形成
し、同時焼成する方法と同様の構造となり、絶縁
層にクラツクが生じる欠点がある。 本発明はかかる欠点のないセラミツク多層回路
基板の製造法を提供することを目的とするもので
ある。 本発明者らは絶縁層に発生するクラツク、反り
などは絶縁層の焼結不足に起因することに着目
し、絶縁ペースト中に含まれるフラツクスの成
分、含有量、融点、粒径などについて種々検討を
行なつた結果、同一のフラツクスを含有させた導
体ペーストおよび絶縁ペーストを使用することに
より絶縁層の焼結不足が解消し、クラツク、反り
などのないセラミツク多層回路基板が製造できる
ことを見出した。 本発明は導体ペーストとセラミツク質の絶縁ペ
ーストとをグリーンシート上に複数回印刷し、同
時焼成してセラミツク多層回路基板を製造する方
法において、同一のフラツクスを含有させた導体
ペーストおよび絶縁ペーストを使用するセラミツ
ク多層回路基板の製造法に関する。 なお本発明において使用されるフラツクスの配
合、使用量は特に制限されず、また導体ペース
ト、絶縁ペーストも同じフラツクスを含有してお
けば良い。さらに印刷される絶縁ペーストの厚さ
も何ら制限されない。 以下実施例により本発明を説明する。 実施例 １ 平均粒径２μｍの高純度アルミナ（アルミナ純
度99.5％以上）96.2重量部に第１表に示すフラツ
クスを3.8重量部添加し、均一に混合して原料粉
Ａとした。 この原料粉A100重量部にバインダーとしてポ
リビニルブチラール樹脂８重量部、可塑剤として
フタル酸エステル４重量部、溶剤としてブタノー
ル20重量部、トリクロルエチレン50重量部を添加
し、ボールミルにて均一に混合してセラミツクス
リツプとした後、テープキヤステイング法により
厚み0.8mmのグリーンシートを得た。 次いで前述の高純度アルミナ95重量部に第１表
に示すフラツクスを５重量部添加し、均一に混合
して原料粉Ｂとした後上記と同じ工程を経て絶縁
ペーストを得た。次にＷ（タングステン）導体ペ
ースト（アサヒ化学製、商品名3TW―1000）98
重量部に第１表に示すフラツクスを２重量部添加
し、乳バチで均一に混合してフラツクス入り導体
ペーストを得た。次いで前述のグリーンシート上
に該フラツクス入り導体ペーストを印刷して回路
を形成した後その上部に前述の絶縁ペーストを30
μｍの厚さに印刷しこの工程を４回くり返して４
層の多層回路を形成した。その後空気中で300℃
まで50℃／時間の昇温速度で加熱し、300℃から
は水素雰囲気中で、30℃／時間の昇温速度で1500
℃まで昇温させてグリーンシート、フラツクス入
り導体ペーストおよび絶縁ペーストを同時焼成さ
せてセラミツク多層回路基板を得た。 このセラミツク多層回路基板について外観を観
察したが絶縁層にクラツクおよび反りは発生しな
かつた。第１図にセラミツク多層回路基板の絶縁
層２の表面の顕微鏡写真を示す。第１図から絶縁
層２にクラツクが発生しないことは明らかであ
る。なお第１図において３は絶縁層２の下面の導
体層である。 比較例 １ 実施例１で使用したグリーンシート上に第１表
に示すフラツクスを3.8重量部含有するセラミツ
クスリツプを絶縁ペーストとして、また導体ペー
ストにはフラツクスを混入させてないＷ導体ペー
スト（アサヒ化学製、商品名3TW―1000）を使
用し、実施例１と同様の方法により４層の多層回
路を形成した後以下、実施例１と同様の条件によ
りグリーンシート、フラツクス入り導体ペースト
および絶縁ペーストを同時焼成してセラミツク多
層回路基板を得た。 このセラミツク多層回路基板について外観を顕
微鏡で観察したところ第２図に示すように導体層
３の上の部分に位置する絶縁層２に微小なクラツ
ク１が発生した。
する。 従来、セラミツク多層回路基板は、予め焼結さ
れたセラミツク基板上に導体ペーストを印刷後、
絶縁ペーストを印刷し、これを複数回くり返して
多層回路を形成した後、焼成して製造していた
が、この方法によると焼成の際に絶縁層は予め焼
結されたセラミツク基板より収縮が大であるため
絶縁層にクラツクが生じたり、反りなどが発生す
る欠点があつた。 この欠点を補うため特公昭55―7957号公報、特
公昭55―24271号公報等に示されるようにセラミ
ツクグリーンシート（以下グリーンシートとい
う）上に導体ペーストと絶縁ペーストとを用いて
印刷法で多層回路を形成し、同時焼成する方法を
試みたが、あまり効果的ではなかつた。 また、フラツクスを含むグリーンシートを粉砕
した後、溶剤を加えて再溶解した絶縁ペーストを
用いて上記と同様に導体ペーストと共に印刷法で
多層回路を形成し、同時焼成する方法を試みた
が、このような方法でも多層印刷した絶縁ペース
トが焼結される際に第３図に示すように絶縁層２
にクラツク１を生ずる欠点があつた。なお第３図
において３は絶縁層２の下面の導体層である。 上記の他に特公昭54―38291号公報に示される
ように仮基板上に導体ペーストとフラツクスを含
有する絶縁ペーストとを用いて印刷法で積層物を
一体に焼結せしめ、焼結時または焼結後に前記の
仮基板を積層物から取除いて積層セラミツク基板
を製造する方法があるが、この方法は、仮基板上
面の絶縁層（グリーンシートに相当する）および
他の絶縁層を形成するのに、全て同質のフラツク
スを含有する絶縁ペーストを使用するため、前述
のフラツクスを含むグリーンシートを粉砕した
後、溶剤を加えて再溶解した絶縁ペーストを用い
て導体ペーストと共に印刷法で多層回路を形成
し、同時焼成する方法と同様の構造となり、絶縁
層にクラツクが生じる欠点がある。 本発明はかかる欠点のないセラミツク多層回路
基板の製造法を提供することを目的とするもので
ある。 本発明者らは絶縁層に発生するクラツク、反り
などは絶縁層の焼結不足に起因することに着目
し、絶縁ペースト中に含まれるフラツクスの成
分、含有量、融点、粒径などについて種々検討を
行なつた結果、同一のフラツクスを含有させた導
体ペーストおよび絶縁ペーストを使用することに
より絶縁層の焼結不足が解消し、クラツク、反り
などのないセラミツク多層回路基板が製造できる
ことを見出した。 本発明は導体ペーストとセラミツク質の絶縁ペ
ーストとをグリーンシート上に複数回印刷し、同
時焼成してセラミツク多層回路基板を製造する方
法において、同一のフラツクスを含有させた導体
ペーストおよび絶縁ペーストを使用するセラミツ
ク多層回路基板の製造法に関する。 なお本発明において使用されるフラツクスの配
合、使用量は特に制限されず、また導体ペース
ト、絶縁ペーストも同じフラツクスを含有してお
けば良い。さらに印刷される絶縁ペーストの厚さ
も何ら制限されない。 以下実施例により本発明を説明する。 実施例 １ 平均粒径２μｍの高純度アルミナ（アルミナ純
度99.5％以上）96.2重量部に第１表に示すフラツ
クスを3.8重量部添加し、均一に混合して原料粉
Ａとした。 この原料粉A100重量部にバインダーとしてポ
リビニルブチラール樹脂８重量部、可塑剤として
フタル酸エステル４重量部、溶剤としてブタノー
ル20重量部、トリクロルエチレン50重量部を添加
し、ボールミルにて均一に混合してセラミツクス
リツプとした後、テープキヤステイング法により
厚み0.8mmのグリーンシートを得た。 次いで前述の高純度アルミナ95重量部に第１表
に示すフラツクスを５重量部添加し、均一に混合
して原料粉Ｂとした後上記と同じ工程を経て絶縁
ペーストを得た。次にＷ（タングステン）導体ペ
ースト（アサヒ化学製、商品名3TW―1000）98
重量部に第１表に示すフラツクスを２重量部添加
し、乳バチで均一に混合してフラツクス入り導体
ペーストを得た。次いで前述のグリーンシート上
に該フラツクス入り導体ペーストを印刷して回路
を形成した後その上部に前述の絶縁ペーストを30
μｍの厚さに印刷しこの工程を４回くり返して４
層の多層回路を形成した。その後空気中で300℃
まで50℃／時間の昇温速度で加熱し、300℃から
は水素雰囲気中で、30℃／時間の昇温速度で1500
℃まで昇温させてグリーンシート、フラツクス入
り導体ペーストおよび絶縁ペーストを同時焼成さ
せてセラミツク多層回路基板を得た。 このセラミツク多層回路基板について外観を観
察したが絶縁層にクラツクおよび反りは発生しな
かつた。第１図にセラミツク多層回路基板の絶縁
層２の表面の顕微鏡写真を示す。第１図から絶縁
層２にクラツクが発生しないことは明らかであ
る。なお第１図において３は絶縁層２の下面の導
体層である。 比較例 １ 実施例１で使用したグリーンシート上に第１表
に示すフラツクスを3.8重量部含有するセラミツ
クスリツプを絶縁ペーストとして、また導体ペー
ストにはフラツクスを混入させてないＷ導体ペー
スト（アサヒ化学製、商品名3TW―1000）を使
用し、実施例１と同様の方法により４層の多層回
路を形成した後以下、実施例１と同様の条件によ
りグリーンシート、フラツクス入り導体ペースト
および絶縁ペーストを同時焼成してセラミツク多
層回路基板を得た。 このセラミツク多層回路基板について外観を顕
微鏡で観察したところ第２図に示すように導体層
３の上の部分に位置する絶縁層２に微小なクラツ
ク１が発生した。
【表】
本発明は、導体ペーストおよび絶縁ペーストに
同一のフラツクスを含有させた導体ペーストおよ
び絶縁ペーストを使用するので絶縁層を十分に焼
結することができ、クラツク、反りなどの発生を
皆無にすることができる。
同一のフラツクスを含有させた導体ペーストおよ
び絶縁ペーストを使用するので絶縁層を十分に焼
結することができ、クラツク、反りなどの発生を
皆無にすることができる。
第１図は、実施例で得たセラミツク多層回路基
板の表面の顕微鏡写真、第２図は、比較例で得た
セラミツク多層回路基板の表面の顕微鏡写真およ
び第３図は、従来法で得たセラミツク多層回路基
板の表面の顕微鏡写真である。 符号の説明 １…クラツク、２…絶縁層、３…
導体層。
板の表面の顕微鏡写真、第２図は、比較例で得た
セラミツク多層回路基板の表面の顕微鏡写真およ
び第３図は、従来法で得たセラミツク多層回路基
板の表面の顕微鏡写真である。 符号の説明 １…クラツク、２…絶縁層、３…
導体層。
Claims (1)
- １ 導体ペーストとセラミツク質の絶縁ペースト
とをセラミツクグリーンシート上に複数回印刷
し、同時焼成してセラミツク多層回路基板を製造
する方法において、同一のフラツクスを含有させ
た導体ペーストおよび絶縁ペーストを使用するこ
とを特徴とするセラミツク多層回路基板の製造
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17052981A JPS5871696A (ja) | 1981-10-23 | 1981-10-23 | セラミツク多層回路基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17052981A JPS5871696A (ja) | 1981-10-23 | 1981-10-23 | セラミツク多層回路基板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871696A JPS5871696A (ja) | 1983-04-28 |
| JPS6237920B2 true JPS6237920B2 (ja) | 1987-08-14 |
Family
ID=15906615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17052981A Granted JPS5871696A (ja) | 1981-10-23 | 1981-10-23 | セラミツク多層回路基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871696A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63178559A (ja) * | 1987-01-19 | 1988-07-22 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727060B2 (ja) * | 1972-02-09 | 1982-06-08 |
-
1981
- 1981-10-23 JP JP17052981A patent/JPS5871696A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63178559A (ja) * | 1987-01-19 | 1988-07-22 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5871696A (ja) | 1983-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2528595B2 (ja) | セラミック複合構造およびその形成方法 | |
| JPH09260844A (ja) | セラミック多層基板の製造方法 | |
| JPS6237920B2 (ja) | ||
| JPS6237918B2 (ja) | ||
| JPS6237917B2 (ja) | ||
| JPS6237919B2 (ja) | ||
| JPS6238879B2 (ja) | ||
| JPS6258680B2 (ja) | ||
| JPS6238877B2 (ja) | ||
| JPS6238878B2 (ja) | ||
| JPH0650792B2 (ja) | 耐酸化金属導体を含むセラミック構造体及びその製造方法 | |
| JP3222296B2 (ja) | 導電性インキ | |
| JPH11340082A (ja) | 積層チップ部品とその製造方法 | |
| JPS6361799B2 (ja) | ||
| JP2664274B2 (ja) | セラミック用メタライズ組成物 | |
| JP2002231049A (ja) | 導電性ペースト | |
| JPS5998595A (ja) | セラミツク基板の製造法 | |
| JPS6238880B2 (ja) | ||
| JPH07162152A (ja) | 多層セラミック基板の製造方法 | |
| JPH0289387A (ja) | 銅導体ペーストと多層セラミックス基板 | |
| JPS5998594A (ja) | セラミツク配線板の製造法 | |
| JPS59132194A (ja) | セラミツクの製造法 | |
| JPS5871695A (ja) | セラミツク多層回路基板の製造法 | |
| JPH0469581B2 (ja) | ||
| JPH0469584B2 (ja) |