JPS587873A - ダイオ−ドおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体、とりわけ非晶質シリコンに関するもの
であり、ＭＯＳ　）ランジスタの入力保護となるダイオ
ードを提供することによりＭＯＳトランジスタおよびＭ
ＯＳ）ランジスタ回路の信頼性を高めることを目的とす
る。

ＭＯＳ）ランジスタは絶縁性のゲート酸化膜または絶縁
膜を有し、したがってゲート絶縁膜は電荷が貯えられ易
い。このため静電気やサージ状の過電下によって簡単に
破壊することが知られている。これを防ぐためには例え
ばｎチャネルＭＯＳトランジスタの場合には第１図（ａ
ｌに示したように保護ダイオード１０６ｉゲート１１ｏ
１とシリコン基板１０４との間に配置している。ゲート
１０１に基板１０４に対して正の過大電圧が加わるとダ
イオード１０５の逆方向ブレークダウンによってまた負
の過大電圧が加わるとダイオード１０５が順方向のため
に電流が流れてダイオード１０５の電圧、すなわちゲー
ト絶縁膜の電圧がクランプされてゲート絶縁膜が保護さ
れるようになっている。

絶縁性基板上のＭＯＳ）ランジスタ、例えば５０８−Ｍ
２Ｓ）ランジスタにおいてはシリコン基板が存在しない
ために保護ダイオード１０６は第１図ｆｂｌに示すよう
にゲート１０１とソース１０３との間に配置されるのが
一般的である。なおＰチャネルの場合には保護ダイオー
ドの極性を反転すればよい。

原子結合の不完全性を補なうためにその組成中に数％以
下の水素を含む非晶質シリコンは大面積化が容易なこと
、低温形成で製作されることなどの理由により低コスト
の太陽電池のみならず様々な応用開発が提唱されている
。しかしながら屯結晶シリコンと比較すると非晶質シリ
コンでは局在準位密度が高いこと、自由キャリアの移動
度が極端に低めことなどの理由により相互コンダクタン
スの大きなＭＯＳ　）ランジスタを得ることが困難であ
る。

しかしながら電流全多く流す必要がなく、また高速動作
も要求され々い、例えば液晶と組み合わせて画像表示装
置全構成するために用いられるスイッチ用ＭＯＳトラン
ジスタにおいては現状よりわずかの性能の向上があれば
十分である。本発明者はすでに薄くかつピンホールのな
いゲート絶Ｈ膜を賦与することにより非晶質シリコンＭ
ＯＳトランジスタの性能指数全向上せしめたこと音用ら
かにした。

ガラス板などの絶縁性基板上に形成された非晶質シリコ
ンＭＯ８）ランジスタもＳＯ８の場合と同様にゲート絶
縁膜が極めて破壊しゃすいことが判明した。これはゲー
ト絶縁膜のみならず絶縁性基板までが帯電するためと思
われる。したがって非晶質シリコンＭＯ５）ランジスタ
においてもゲート絶縁膜するためのダイオードは不可欠
である。

しかしながら現時点で報告されている非晶質シリコンＭ
Ｏ３）ランジスタはゲート絶縁膜が厚いことや研究室レ
ベルでの慎重な取扱いなどの理由でゲート保護ダイオー
ドは内蔵されていない。すなわち引用すべき従来例は皆
無である。

非晶質シリコンを用いてグイオー１″を得る場合には第
２図（ＩＬ）に示す接合ダイオードか第２図（ｂｌに示
すショットキダイオードのいずれかが容易であることは
言うまでもない。接合ダイオードＵｐｉｎの三層の非晶
質シリコン層２０１が金属電極２０２と２０３にはさま
れた構成をとり、逆耐圧はｉ層の厚みを変えるかｉ層に
微量の不純物を加えることにより制御可能である。ショ
ットキダイオードはｎ形不純物、例えば燐や砒素を大量
に含んだ非晶質シリコン層２０５！Ｌ、および不純物を
ほとんど含まない非晶質シリコン層２０５ｂよりなる層
２０６がカソード金属電極２０６とアノード金属電極２
０７にはさまれた構成をとり、逆耐王は１層２０５ｂの
厚みを変えるか１層に微量のｎ形不純物を加えることに
より制御可能である。

１はガラス板などの絶縁性基板で２０４は金属電極２０
３と非晶質シリコン＠２０１との絶縁膜であるが非晶質
シリコンは一般に抵抗率が大きいので場合によっては不
要である。

非晶質シリコンのダイオードを製作するためには第２図
に示したように３〜４枚のマスク工程を必要とする。ま
た非晶質シリコンＭＯ８）ランジスタ全製作するために
もやはり３〜４枚のマスク工程が必要であるが保護ダイ
オードを内蔵したＭＯＳ）ランジスタを製作すると必然
的に工程数は増加する。例えばｐｉｎの三層が接合ダイ
オードには必要であり、ＭＯＳ）ランジスタにはｉ層だ
けでよい。そうすると非晶質シリコンの堆積は２回以上
必要となり、ｐｉｎおよびｉ層の島を分離して配置する
ための食刻工程も必要となる。工程数の増加は必然的に
コストの上昇と歩留りの低７ 下に反映するので工程数の増加を防ぎつつ保護ダイオー
ドを内蔵させたＭＯＳトランジスタを得ることは極めて
重要である。その他にも非晶質シリコンの堆積回数が増
すと堆積時の熱によって膜質が劣化することが多く、こ
れを避けるためにも注意が必要であろう。

本発明は上記した問題点に鑑みなされたものであり、マ
スク工程の増加は１回にとどまりしかも保護能力の大き
い保護ダイオードを内蔵させることが可能である。その
要点（ｄ縦型構造のジョツキダイオードにあり、第３図
以下の図面とともに本発明の実施例について説明する。

まず第３図（２Ｌ）に示したように絶縁性基板、例えば
ガラス板１上に大量のｎ形不純物、例えば燐を含む第１
の非晶質シリコン層２を選択的に被着形成する。後述す
る理由でその膜厚は厚い方が好ましく例えば２０００〜
３０００人に選ばれる。ついで第３図＋６１に示したよ
うに第１の非晶質シリコ′ン層２上に第１の非晶質シリ
コン層２が全部は隠れぬように第２の非晶質シリコン層
３が選択的に被着形成される。初膜厚は１０００ム以上
あればよく例えば４０ｏＯムに選ばれ、また不純物の添
加は不要である。第２の非晶質シリコン層３の形成にあ
たって通常は感光性樹脂と食刻の組み合わせが用いられ
るので第２の非晶質シリコン層３によって被覆されてい
ない第１の非晶質シリコン層２が過食側によって消失す
るの全防ぐためには第１の非晶質シリコン鴨２はある程
度厚くなければならない。引き続き全面に大量の燐を含
む第３の非晶質シリコン＠４が膜厚２００人で被着され
る。

さらに第３図１ｃｉｌに示したように第１および第３の
非晶質シリコン＠２．４が重なった領域上に膜厚６００
にの窒化シリコン膜５を選択的に被着形成し、基板１の
川辺で金属電極６と第３の非晶質シリコン−４とを接続
し酸素プラズマの発生＠域にμして正のバイアスを与え
プラズマ陽極酸化を行なう。酸化条件は圧力ｏ、１Ｔｏ
ｒｒ、バイアス３００Ｖ１基板温度３００℃である。約
２〜３時間後には窒化シリコン膜５で被覆されていない
第３の非晶質シリコン台は酸化シリコン膜に変換さ９７
．７ れて膜厚は４００人に増加する。その後窒化シリコン膜
６および酸化シリコン膜７を選択的に除去して第２．第
３の非晶質シリコン層３．，４’を露出するための開口
部８，９を形成した状態が第３図＋６１である。この工
程においては被食刻材が窒化シリコン膜と酸化シリコン
膜の２種類あるのでその材質による選択比の遣いを利用
して、まずフレオン系ガスプラズで窒化シリコン膜全食
刻し、つぎに弗酸系の食刻液で酸化シリコン嘆を食刻す
ればマスク工程は１回でよい。そして第３図＋６１に示
したように金属、例えばｐｔの選択的被着形成を行なっ
て本発明によるダイオードが完成する。燐を大量に含む
第１の非晶質シリコン層２が同じく燐を大量に含む第３
の非晶質シリコン層４′ヲ介してオーミック電極１ｏに
接続され、不純物をほとんど含まない第２の非晶質シリ
コン層３が整流電極１１に接触していることから第２図
ｆｂｌに示したのとほぼ同じ構造のジョツキダイオード
が構成されているのが分る。

第４図は本発明によるダイオードの作製と同時０ に行なわれるＭＯＳ　トランジスタの工程断面図を示し
、第３図（＆）に相当する工程図は省略されており第４
図（ＩＬＩ〜（ｄｌの断面図で第３図（ｂｌ〜（６１と
同じ工程が実施されている。ＭＯＳ　）ランジスタの場
合には島状の第２の非晶質シリコン＠３上に形成された
酸化シリコン嘆７′がゲート酸化膜を構成し、またソー
ス・ドレイン電極鎖線１４，１６ｆｉ’；を燐を大量に
含む第３の非晶質シリコン層１２　、１３を介して第２
の非晶質シリコン層３に接続されているためにオーミッ
ク性が良好でしかも直列抵抗成分が小さい点に特徴があ
る。したがって第４図に示したＭＯＳ　トランジスタば
ｎチャネル動作であり、本発明による保護ダイオードの
カソード１゜はゲート１６に、またアノード１１はソー
ス１４に接続されるように金属配線がなされる。

以上述べたように燐または砒素を含む非晶質シリコン層
の堆積工程とマスク工程が各１回増すものの、縦型構造
すなわちダイオード電流が非晶質シリコン層に垂直に流
れるためにダイオードの単位面積あたり、の電流密度の
大きい、換言すれば保護能力の大きいダイオードが得ら
れることが分る。このことはＳＯ８においては横型構造
、すなわちダイオード電流が半導体層に平行ｆ流れるた
めに有効な接合面積を大きくできないことと対比すると
本発明は単結晶シリコンの場合と同様の保！！能力を有
するＭＯＳ）ランジスタ回路が絶縁性基板上に作製でき
るということを意味し、ゲート絶縁膜を薄くすることに
よってキャリアの移動度の小さい欠点を補ない非晶質シ
リコンＭＯ８）ランジスタの集積回路化を推進する目的
にも合致するものである。

非晶質シリコン層の被着方法はグロー放電、スパッタ、
ｃｖｎのいずれの方法でもよく、また水素プラズマアニ
ールやレーザアニールなどによって非晶質シリコンが一
部結晶化しても本発明が適用できることは言うまでもな
い。金属配線電極はｐｔの池にもＩｒ　、Ｐｄ　、Ｒｈ
など多くの金属材料が使用可能である。

【図面の簡単な説明】

第１図ａ、ｂはＭＯＳ）ランジスタと保護ダイオードの
関」を示す等価回路、第２図ａ、ｂは非晶質シリコンで
構成されたダイオードの断面図、第３図ａ、ｂ、ｃ、ｄ
、ｅは本発明によるショットキダイオードの工程断面図
、第４図ａ、ｂ、ｃ。 ｄは本発明によるダイオードの作製と同時に得られるＭ
ＯＳ）ランジスタの工程断面図である。 １・・す・・絶縁性基板、２，４．４’、１２．１３・
・・・・・燐または砒棄を含む非晶質シリコン層、３・
・・・・・非晶質シリコン層、６・・・・・・窒化シリ
コン膜、６・・・・−・金属電極、７．７’・・・・・
・酸化シリコン膜、１０・・・・・・カソード電極、１
１・・・・・・アノード電極、１４．１５・・・・・・
ソース・　ドレイン電極、１６・・・・・・ゲート電極
１０５・・・・・・保護ダイオード、２０１・・・・・
・ｐｉｎ三層の非晶質シリコン、２０５１Ｌ・・・・・
・ｎ形不純物を大量に含む非晶質シリコン、２０５ｂ・
・・・・・不純物をほとんど含まない非晶質シリコン。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名＠１
図 第２図 ０３ 第３図 ｉ　　　　　　　２ 第３１ 第４図 第４図

Claims (2)

【特許請求の範囲】
1. （１）絶縁性基板上にｎ形不純物を含む第１の非単結晶
   シリコン層が選択的に被着形成され、第１の非単結晶シ
   リコン層を部分的に含んで第２の非単結晶シリコン層が
   選択的に被着形成され、第１および第２の非単結晶シリ
   コン層上に被着された酸化シリコン膜に形成された開口
   部を含んで第１および第２の非単結晶シリコン層に選択
   的に被着された金属配線路をそれぞれカソード、アノー
   ドとすることを特徴とするダイオード。
2. （２）絶縁性基板上にｎ形不純物を含む第１の非単結晶
   シリコン層を選択的に被着形成する工程と、第１の非単
   結晶シリコン層を部分的に含んで第２の非単結晶シリコ
   シ層を選択的に被着形成する工程と、全面にｎ形不純物
   を含な第３の非単結晶シリコン層を被着徒弟１と第３の
   非単結晶シリコン層が重なった領域上に窒化シリコン膜
   を選択的に被着形成する工程と、プラズマ陽極酸化によ
   って第３の非単結晶シリコン層を選択的に酸化シリコン
   膜に変換する工程全台み、窒化シリコン膜を一部または
   全部除去して第３の非単結晶シリコン層を部分的に露出
   するとともに酸化シリコン膜を一部除去して第２の非単
   結晶シリコン層を部分的に露出し、露出した第２および
   第３の非単結晶シリコン層上に選択的に金属配線を被着
   形成することを特徴とするダイオードの製造方法。