JPS587908A - 信号抑圧回路 - Google Patents
信号抑圧回路Info
- Publication number
- JPS587908A JPS587908A JP56105806A JP10580681A JPS587908A JP S587908 A JPS587908 A JP S587908A JP 56105806 A JP56105806 A JP 56105806A JP 10580681 A JP10580681 A JP 10580681A JP S587908 A JPS587908 A JP S587908A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- trs
- terminal
- collector terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力信号を任意に制御して抑圧して出力する
信号抑圧回路に関するものであり、抑圧時における高域
周波数成分の漏れ込みに起因する抑圧不足を解消した回
路を提供するものである。
信号抑圧回路に関するものであり、抑圧時における高域
周波数成分の漏れ込みに起因する抑圧不足を解消した回
路を提供するものである。
第１図は従来からよく用いられている信号抑圧回路の基
本構成図である。図において、１は入力信号源Ｖｉｎ、
２はＤＣバイアス電圧ｖ１．３，４は電流理工。、６
はＤＣバイアス電圧■２．６は制御電圧ｖｃＯＮＴ、７
は出力端子、８は電源電圧ライン、９．１０は第１差動
増幅器を構成するトランジスタＱ１．Ｑ２．１１．１２
はエミッタ端子が共通接続された第２差動増幅器を構成
するトランジスタＱ３．Ｑ４−１３は外部エミッタ抵抗
ＲＥ 、 １４は負荷抵抗ＲＬ 、 １５はカップリン
グ用コンデンザＣ１である。簡単に動作を説明すると、
入力信号電圧Ｖｉｎはトランジスタ９，１０．抵抗１３
によりトランジスタ１ｏのコレクタ電流に変換され、こ
の時のコレクタ電流ｌｃ２としては電流源４によるの和
ＩＣ２＝ ’Ｏ−’−”Ｏか１ｆＬｉ”している。この
状態で第２差動増幅器を構成するｌ・ランジスタ１１，
１２の′＼−ス間制御電圧■αぶＴ６をＯＶから市ｊｊ
向にりＣ３の電Ｋ 伝達コンダクタンスが制御型１ｆＶ
α）ＮＴの増加と共（（（１減少Ｌ２ていくために信号
出力電圧Ｖｏｕｔ４Ｊ減少する。つ−土す信号抑圧回路
１が行なえる。
本構成図である。図において、１は入力信号源Ｖｉｎ、
２はＤＣバイアス電圧ｖ１．３，４は電流理工。、６
はＤＣバイアス電圧■２．６は制御電圧ｖｃＯＮＴ、７
は出力端子、８は電源電圧ライン、９．１０は第１差動
増幅器を構成するトランジスタＱ１．Ｑ２．１１．１２
はエミッタ端子が共通接続された第２差動増幅器を構成
するトランジスタＱ３．Ｑ４−１３は外部エミッタ抵抗
ＲＥ 、 １４は負荷抵抗ＲＬ 、 １５はカップリン
グ用コンデンザＣ１である。簡単に動作を説明すると、
入力信号電圧Ｖｉｎはトランジスタ９，１０．抵抗１３
によりトランジスタ１ｏのコレクタ電流に変換され、こ
の時のコレクタ電流ｌｃ２としては電流源４によるの和
ＩＣ２＝ ’Ｏ−’−”Ｏか１ｆＬｉ”している。この
状態で第２差動増幅器を構成するｌ・ランジスタ１１，
１２の′＼−ス間制御電圧■αぶＴ６をＯＶから市ｊｊ
向にりＣ３の電Ｋ 伝達コンダクタンスが制御型１ｆＶ
α）ＮＴの増加と共（（（１減少Ｌ２ていくために信号
出力電圧Ｖｏｕｔ４Ｊ減少する。つ−土す信号抑圧回路
１が行なえる。
ところが、第１図の従来の回路ＶＣおいてＣ１、信号抑
圧動作をさせた場合に低い周波数成分は十分抑圧できる
のに対し７て、高い周波数成分は十分な抑圧ができない
という欠点がある。。
圧動作をさせた場合に低い周波数成分は十分抑圧できる
のに対し７て、高い周波数成分は十分な抑圧ができない
という欠点がある。。
例えば、１０〜１００ ＫＨｚの成分はノイズレベルを
無視ず］１．け−６０〜−了ｏｄＢの抑Ｈミが可能であ
るが、３．５８ ＭＨｚの成分でし」、最大でも一４０
ｄＢ程度の抑１「である。
無視ず］１．け−６０〜−了ｏｄＢの抑Ｈミが可能であ
るが、３．５８ ＭＨｚの成分でし」、最大でも一４０
ｄＢ程度の抑１「である。
この原因は、抑圧用トランジスタ１１の素子内部の寄牛
簀ｉ１１にノ１ｌＪ４ｔ、て（、・す、吟倫的（ｌＣエ
ミッターコレクタ間Ｑこ容）ｉ：か斤白−１−７でいる
ものと見存−ノ゛ことができるためである。従って、ト
ランジスタ１１をカットタフ状態（ｌＣ１，でも高域周
波数成分目前記寄生容ｆｉｊ’ Ｖ（よる丁ミッタから
コレクタ′＼の漏７し込みＶ（より抑１「不足を生ずる
結果となる。
簀ｉ１１にノ１ｌＪ４ｔ、て（、・す、吟倫的（ｌＣエ
ミッターコレクタ間Ｑこ容）ｉ：か斤白−１−７でいる
ものと見存−ノ゛ことができるためである。従って、ト
ランジスタ１１をカットタフ状態（ｌＣ１，でも高域周
波数成分目前記寄生容ｆｉｊ’ Ｖ（よる丁ミッタから
コレクタ′＼の漏７し込みＶ（より抑１「不足を生ずる
結果となる。
この様な現象か１ろ、高域周波数領域に色情けか重畳さ
れたビテＡ信号ケゲー １・−土たはアナログスイッチ
ングする手段と１７でＩ［１、従来の第１図のよう々構
成のものし４抑圧能力の点から不適当であった１、 そこで、本考案Ｃユ、上記のような従来の欠点である高
域周波数成分の最大抑圧能力の不足を改善Ｌ＆−信号抑
圧回路を提供するもので、以下、その実施例につい−Ｃ
図と共（／（説明する。
れたビテＡ信号ケゲー １・−土たはアナログスイッチ
ングする手段と１７でＩ［１、従来の第１図のよう々構
成のものし４抑圧能力の点から不適当であった１、 そこで、本考案Ｃユ、上記のような従来の欠点である高
域周波数成分の最大抑圧能力の不足を改善Ｌ＆−信号抑
圧回路を提供するもので、以下、その実施例につい−Ｃ
図と共（／（説明する。
第２図は本考案の一実施例の説明図であり、図において
、１ｄ入力信号源Ｖｉｎ、２はＤＣバイアス電圧Ｖ１．
３，４に一電ｂＩＣ源■。、５ ｉ４ｉ Ｄ Ｃバイア
ス電圧■２．６ｄ制御重Ｉｆ： ”ＣｃＮＴ１７娃、出
力端子、８１ＴＪ’、電源電圧ライン、９，１０は第１
差動増幅器を構ｈＱ−Ｊ−るトランジスタＱ１・Ｃ２，
１１，１２は第２差動増幅器を構成するｌ・ランジスタ
Ｑ３．Ｑ４．１３は外部エミッタ抵抗ＲＥ 、１４は負
荷抵抗ＲＬ、１５はカップリング用コンデンサであり、
これらは従来のそれらと同様のものである。丑だ、１６
−固定ＤＣバイアス■３．１７．１８は第３差動増幅器
を構成するトランジスタＱ５．Ｑ６である。
、１ｄ入力信号源Ｖｉｎ、２はＤＣバイアス電圧Ｖ１．
３，４に一電ｂＩＣ源■。、５ ｉ４ｉ Ｄ Ｃバイア
ス電圧■２．６ｄ制御重Ｉｆ： ”ＣｃＮＴ１７娃、出
力端子、８１ＴＪ’、電源電圧ライン、９，１０は第１
差動増幅器を構ｈＱ−Ｊ−るトランジスタＱ１・Ｃ２，
１１，１２は第２差動増幅器を構成するｌ・ランジスタ
Ｑ３．Ｑ４．１３は外部エミッタ抵抗ＲＥ 、１４は負
荷抵抗ＲＬ、１５はカップリング用コンデンサであり、
これらは従来のそれらと同様のものである。丑だ、１６
−固定ＤＣバイアス■３．１７．１８は第３差動増幅器
を構成するトランジスタＱ５．Ｑ６である。
本回路の特徴は、トランジスタ１７．１８からなる第３
の差動増幅器を設けたことにある。トランジスタ１７．
１８のエミッタ端子はトランジスタ９のコレクタ端子に
共通接続きれており、またトランジスタ１７．１８のベ
ース間には最大抑圧時の制御電圧■α］’ＪＴ ｍａｘ
とほぼ等しいノ（イアスミ圧■３が印加されてトラ
ンジスタ１８は殆んどカットオフ状態にされている。さ
らに前記トランジスタ１８のコレクタ端子はトランジス
タ１１のコレクタ端子に接続されている。
の差動増幅器を設けたことにある。トランジスタ１７．
１８のエミッタ端子はトランジスタ９のコレクタ端子に
共通接続きれており、またトランジスタ１７．１８のベ
ース間には最大抑圧時の制御電圧■α］’ＪＴ ｍａｘ
とほぼ等しいノ（イアスミ圧■３が印加されてトラ
ンジスタ１８は殆んどカットオフ状態にされている。さ
らに前記トランジスタ１８のコレクタ端子はトランジス
タ１１のコレクタ端子に接続されている。
この構成において、まず最大抑圧時を考えると、トラン
ジスタ１１のコレクタ端子には前述の様に寄生容量によ
り漏れ込みが生じるが、同時にｌ・ランジスタ１８のコ
レクタＺ１１ｉ子にも同様々漏れ込みが生じる。（７か
るに、トランジスタ９，１０のコレクタ電流は互いに逆
位相であり、かつｌ・ランジスタ１１．１８は素子内に
同一のものを用いるので、漏れ込みの絶対量は（ｊは等
しく、互いにギャンセルし合い、等測的に最大抑圧能力
が向上できることになる。この時３．５８ ＭＨｚ
の周波数成分の抑圧は−ｅｓ ｏ ｄＢ〜−５，５ｄＢ
程になる。一方、非抑圧時（ｖｃｏＮＴ−〇■）には、
トランジスタ１８からの漏り、込みは周波数特性に影響
を及ぼしそうに思われるが、実際にはｌ・ランジスタ１
８からの漏れ込み計は−４０ｄＢ程度であり、周波数特
性として約０．１ ｄＢの低下にすぎず現実の回路周波
数特性を考える々らば無視し得るオーダーであって問題
はない。
ジスタ１１のコレクタ端子には前述の様に寄生容量によ
り漏れ込みが生じるが、同時にｌ・ランジスタ１８のコ
レクタＺ１１ｉ子にも同様々漏れ込みが生じる。（７か
るに、トランジスタ９，１０のコレクタ電流は互いに逆
位相であり、かつｌ・ランジスタ１１．１８は素子内に
同一のものを用いるので、漏れ込みの絶対量は（ｊは等
しく、互いにギャンセルし合い、等測的に最大抑圧能力
が向上できることになる。この時３．５８ ＭＨｚ
の周波数成分の抑圧は−ｅｓ ｏ ｄＢ〜−５，５ｄＢ
程になる。一方、非抑圧時（ｖｃｏＮＴ−〇■）には、
トランジスタ１８からの漏り、込みは周波数特性に影響
を及ぼしそうに思われるが、実際にはｌ・ランジスタ１
８からの漏れ込み計は−４０ｄＢ程度であり、周波数特
性として約０．１ ｄＢの低下にすぎず現実の回路周波
数特性を考える々らば無視し得るオーダーであって問題
はない。
第３図は、本考案を通常よく用いられるダブルバランス
型の信号抑圧回路に使用した実施例である。図に」・・
いて１から１８までは第２図の同一番号を附したものと
同じ要素であるので説明を省略する。１９は３，４と同
−電流値工。の電流源、２０．２１３寸トラノ／スタ１
１．１２と同一特性の１・７ノ７７スタで一１ミッタは
共通４〆続さｈてかつ、前６［１電流源１９ｆ／７：接
続さ、）”Ｌ−ｃいる。トランジスタ２０ 、２１ ＆
Ｄ１ｉＭｌ１ｍ １９は抑圧動作に１１う負荷１１（１
）’１−． Ｉ（Ｌ １４てのｌＩ′Ｉ流バイ−ｆス点
の変動を補償するも１／）−Ｃ、トラン・ジＸり２０は
トランジスタ１１と相補的６．動１′１全行って↑、・
す、トう７ジスタ１１の抑圧動ｆ′１に伴って減少する
負荷抵抗１４を流れるＤＣバイアス電流″５）（Ｉ−ト
ランジスタ２０か？＋Ｉｉ 慣しで出力のＩＬＩｃ市川
の変動を押さえている。このダブル・・ランス構成＆Ｊ
集債回路によく用いられて＋、＝ リ、−１でに公知の
ものであるが、ここに本考案を適用１十Ｊしは第２図と
同様の効果か得られる。
型の信号抑圧回路に使用した実施例である。図に」・・
いて１から１８までは第２図の同一番号を附したものと
同じ要素であるので説明を省略する。１９は３，４と同
−電流値工。の電流源、２０．２１３寸トラノ／スタ１
１．１２と同一特性の１・７ノ７７スタで一１ミッタは
共通４〆続さｈてかつ、前６［１電流源１９ｆ／７：接
続さ、）”Ｌ−ｃいる。トランジスタ２０ 、２１ ＆
Ｄ１ｉＭｌ１ｍ １９は抑圧動作に１１う負荷１１（１
）’１−． Ｉ（Ｌ １４てのｌＩ′Ｉ流バイ−ｆス点
の変動を補償するも１／）−Ｃ、トラン・ジＸり２０は
トランジスタ１１と相補的６．動１′１全行って↑、・
す、トう７ジスタ１１の抑圧動ｆ′１に伴って減少する
負荷抵抗１４を流れるＤＣバイアス電流″５）（Ｉ−ト
ランジスタ２０か？＋Ｉｉ 慣しで出力のＩＬＩｃ市川
の変動を押さえている。このダブル・・ランス構成＆Ｊ
集債回路によく用いられて＋、＝ リ、−１でに公知の
ものであるが、ここに本考案を適用１十Ｊしは第２図と
同様の効果か得られる。
１ソ、Ｉの様（／（＊ ８ ｌｕｌ Ｋ Ｊ： ｊｑ、
ｔｄ、非抑１］Ｅ Ｒ（Ｚ） ％ 性ＶＣ支１掩をり
り〈−イ、こと々く、特に高周波領域でも良好な抑り１
′特性をｔするＣとか−Ｃきる。しかも本発明に１、す
ｆ−１力１１するトランジスタのエミッタ′Ｉ′比流び
）和はも。Ｓもとのトラン／スタのコレクタ電ηＣであ
るので回路消費電流の増加はなく、かつそのｌ・ランジ
×りの直流動作点はもとのトランジスタと同じであるの
で改めて回路ダイナミックレン／を検問する・１イ・星
もない、々ど−その効！４日−４、人なるものかある６
、
ｔｄ、非抑１］Ｅ Ｒ（Ｚ） ％ 性ＶＣ支１掩をり
り〈−イ、こと々く、特に高周波領域でも良好な抑り１
′特性をｔするＣとか−Ｃきる。しかも本発明に１、す
ｆ−１力１１するトランジスタのエミッタ′Ｉ′比流び
）和はも。Ｓもとのトラン／スタのコレクタ電ηＣであ
るので回路消費電流の増加はなく、かつそのｌ・ランジ
×りの直流動作点はもとのトランジスタと同じであるの
で改めて回路ダイナミックレン／を検問する・１イ・星
もない、々ど−その効！４日−４、人なるものかある６
、
第１図し１従来のｌＮ−４月ｊ１団回路の回路図、第２
図ｖｓ」：纜明の一実施例に１．・けるＩＩＴ弓抑１１
−回路の回路図、第３図は本発明の別の実施例にし・け
る信局抑圧回路の回路図である。。 １・・・・人力信弓諒、２，５．１６・・・・・・Ｌ）
Ｃ・・ｆアス電１１ユ源、３，４．１９・・・・・・７
Ｆ流源、６・・・・・制御市川１１ｉｉｊ、了・・・・
・・出力端−ｒ、９ 、１０゜１１１２１γ １８ ２
０ ２１ ・・・・・・トラン／スタ、１３・・・・・
・−１−ミッタ抵１’＋’１’、 、１４・・−・・・
負荷抵抗、１６・・・・・・カッシリング芥り土。 代理人の氏名 １１＝理１ 中 尾 １１Ｊ９ 男
ほか１名＠１図 第２図 第３図
図ｖｓ」：纜明の一実施例に１．・けるＩＩＴ弓抑１１
−回路の回路図、第３図は本発明の別の実施例にし・け
る信局抑圧回路の回路図である。。 １・・・・人力信弓諒、２，５．１６・・・・・・Ｌ）
Ｃ・・ｆアス電１１ユ源、３，４．１９・・・・・・７
Ｆ流源、６・・・・・制御市川１１ｉｉｊ、了・・・・
・・出力端−ｒ、９ 、１０゜１１１２１γ １８ ２
０ ２１ ・・・・・・トラン／スタ、１３・・・・・
・−１−ミッタ抵１’＋’１’、 、１４・・−・・・
負荷抵抗、１６・・・・・・カッシリング芥り土。 代理人の氏名 １１＝理１ 中 尾 １１Ｊ９ 男
ほか１名＠１図 第２図 第３図
Claims (1)
- 両ベース端子を差動入力信号端子とする第１゜第２トラ
ンジスタからなる第１差動増幅器と、前記第１差動増幅
器の片側の出力端子にエミッタ端子が共通接続されてい
る第３．第４トランジスタからなる第２差動増幅器とを
少くとも有し、前記第３．第４トランジスタのベース間
電圧を制御電圧として第２差動増幅器の出力端子から制
御された信号を取出すようにするとともに、前記第１差
動増幅器の他方の出力端子にエミッタ端子が共通接続さ
れた第５．第６トランジスタからなる第３差動増幅器を
有し、この第５．第ｓ １−ランジスタベース端子間に
一方のトランジスタがオン、他方がカットオフと々る固
定バイアス電圧を印加し、前記第６．第６トランジスタ
のうちカットオフ状態のトランジスタのコレクタ端子を
前記第２差動増幅器出力端子に接続したことを特徴とす
る信号抑圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105806A JPS587908A (ja) | 1981-07-06 | 1981-07-06 | 信号抑圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105806A JPS587908A (ja) | 1981-07-06 | 1981-07-06 | 信号抑圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587908A true JPS587908A (ja) | 1983-01-17 |
Family
ID=14417347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105806A Pending JPS587908A (ja) | 1981-07-06 | 1981-07-06 | 信号抑圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587908A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179600U (ja) * | 1986-04-30 | 1987-11-14 |
-
1981
- 1981-07-06 JP JP56105806A patent/JPS587908A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179600U (ja) * | 1986-04-30 | 1987-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001524273A (ja) | 折り返しカスコード増幅器段 | |
| KR940001817B1 (ko) | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 | |
| JPS6369306A (ja) | 電流ミラ−回路 | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JPS587908A (ja) | 信号抑圧回路 | |
| JPH0738557B2 (ja) | アクテイブフイルタ−回路 | |
| JPS61156421A (ja) | 基準電圧発生回路 | |
| JPS6010106Y2 (ja) | カスケ−ド増幅器 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH0145766B2 (ja) | ||
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| JP3627368B2 (ja) | アンプ | |
| JPH0419881Y2 (ja) | ||
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JPS637014A (ja) | コンパレ−タ回路 | |
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPS58147213A (ja) | 可変利得制御回路 | |
| JPS58213510A (ja) | 増幅回路 | |
| JPS59176910A (ja) | 増幅回路 | |
| JPH031845B2 (ja) | ||
| JPS6021484B2 (ja) | アンプ | |
| JPH03214912A (ja) | 自動利得制御回路 | |
| JPS60102004A (ja) | エミツタフオロワ回路 | |
| JPS63178611A (ja) | 利得制御回路 |