JPS5879330A - 波形整形回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は非対称入力信号とその遅延信号とを予め休めら
れた割合で合計して入力信号を波形整形する波形整形１
路に関する。

従来の磁気記憶装置例えば磁気ディスクで用いられる磁
気ヘッドの胱出し信号ははソ左右対称であり、磁気記憶
装置からの記憶データの翫出しには差し九る間層はなか
った。

しかしながら、最近の新しい形式のヘッド例えば磁気薄
膜ヘッド紘その形状効果からその出力信号の波形はピー
クに興して非対称である。これはヘッド０１ｌｉｌ＃Ｉ
Ｌ数特性を悪化させるばかシでなく、信号のピークシフ
トを生じさせる大きな原因となっている。従って、ヘッ
ドからの出力信号をそのま＼読取囲路へ入力させ得す、
この入力に先立ってヘッド出力信号に対し波形整形を施
す必要性が生じて来ている。

このような事情は非対称入力信号をそのオ＼受信し得な
いその他の回路においても生じて来る事柄でああ。

本発−は上述したような不具合を解決すべく創案され良
もので、そＯｉ！的は非対称入力信号を予め訣められた
値だけ遵砥させその信号と非対称入力信号とを予め決め
られた割合で合計することによに、対称性のあ為信号を
発生し、入力信号の胸皺歇＊＊０改善等を図った波形整
形１路を提供することにある。

以下添付図面を参照しながら本発明の実施例を説明する
。

第１図は本発明回路の基本的な一路構成を示す。

第１図において１は非対称入力信号例えば磁気記憶装置
の薄膜ヘッドから出力される信号を受ける入力端子で、
この端子は入力信号に予め決められた遅延量を与える遅
延回路２の入カヘ振絖されると共にその特性インピーダ
ンスを有する素子３で終端されて和回路４の一方の入力
へｆＭ続され、該和回路の他方の入力は遅延回路２０入
カへ接続されて本発Ｗｉ１４卸路は構成されている。

この本発明の基本回路は入力信号の非対称性を整形して
対称性のある出力信号を得るもので、それぞれの具体的
回路には次のような４のがある。

これら具体的回路は説明の都合上、対称性の入力信号に
これから導出されるそれぞれの場合の信号成分を重畳し
ている。

第２図は入力信号の右側（遅れ方向）に正の遅れ成分を
重畳する回路例を示してｉる。この回路の基本構成扛第
１図と同じであるので、同一＊ｇ１１ｊｌＫａ同一の参
照番号を付してその説明を省略するが、和回路４は加算
器で、その遅延包絡２でτだけ遅延させた信号をに倍し
て入力信号ｘ　（ｔ）に重畳するように構成されている
。

この一路の動作を説明すると、その入力信号Ｘ（ｔ）（
第３図の（３−１）参照）が端子１に入力された場合の
出力信号ｙ　（ｔ）　（第３図の（３−３）参照）は ｙ（ｔ）＝ｋｘ　（を十τ）＋ｘ（ｔ）　　・（１）で
表わされ（式（１）中のｋｘ（ｔ＋τ）の波形を第３図
０（３−２、）Ｋ示す。）、ｘ（ｔ）Ｏ最大値をＸ。

ｙ　（ｔ）の最大値をＹとすると、式（１）はＹ、ｊω
ｔ　　’ｊωｔ ｘ＝Ｘ　＠　　＋ｋＸ＠”（ｔ”　　　（！１となる。

セしてＹとＸとの比をとると、となシ、その絶対値は よρ下ｋ　ｋ＋２ｍ５（１７）−・・・（４）となる。

ｔた、ＸとＹとの位相角−は （）　＝−−１ｋ　ｍ　”　’　　　　　・・・　（５
）１＋に□□□ωτ となる。また、この位相角−を角速度で微分した値（旦
）は ｄω となる。

第４図は入力信号の左ａｌｌ（進み方向）に負の進み成
分を重畳する回路例で、この回路も＠２１と同様、第１
図の基本回路の構Ｍ、！素と同様なので、同−構成要素
には同一の参照番号を付してその説明を省略するか、和
回ＩＩ４は加算器で、入力信号ｘ（ｔ）をτだけ遅延し
た信号と入力信号ｘ　（ｔ）を（−ｋ）倍した信号とを
重畳するように構成されている。−この回路の動作を説
明すると、その端子ｌに入力信号ｘ　（ｔ）が入力され
た場合の式（１）に対応する出力信号を表わす式３ｒ（
ｔ）、（第５図の（６−３）参照）ｙ（ｔ）＝ｘ（ｔ＋
ｔ　）−ｋｘ（ｔ）　　＝−（７）で表わされる（大切
中のｘ（ｔ＋ｒ）は第５図の（５−１）−に、またーｋ
　ｘ　（ｔ）は第５図の（５−２）に表示しである）。

そして、第２図回路での諸量を表わす式（ｉｔ　、　（
ａ）、　（４１、＋５１　、　＋６１　Ｋ対応する第４
図回路での諸量を表わす各式は次式（８１、（＠、　（
ｌ睡、■、６４の通りとなる。

Ｙ、ｊωｔ＝ｘ−ω（ｔ＋τ）Ｊωｔ ｋＸ・　　・・・（８） ｍ＝・ｊｍｙ−ｋ　　　　　　・・・・・・・・・・・
・・・・・・・（９）＠ωτ−ｋ ｄω　１＋に２２ｋｃａｓｃ＊ｒ 第６図は入力信号の右＠（遅れ方向）に負の遅れ成分を
重畳する回路例で、この回路も第２図と同様、第１図の
基本回路と同じ一路構成なので同−の囲路構成には同一
の参照番号を付するが、和回路４は加算器で、入力信号
ｘ　（ｔ）とこれをτだけ遅延させた信号を（−ｋ）倍
した信号とを重畳するように構成されている。

この回路の動作を説明すると、その端子１に入力信号Ｘ
　（ｔ）　（第７図の（７−１）参ＩＩ）が入力された
場合の式（！）に対応する出力信号を表わす式ｙ（ｔ）
（第７図の（７−３）　）は ｙ（ｔ）＝ｘ（ｔ）−ｋｘ（ｔ−１−ｙ）　　　−−・
−・・−・−・−・ｇｓ）で表わされる（弐〇坤中の−
ｋｘ（ｔ＋τ）Ｆｉ第７図の（７−２）に示されている
）。壕九、第２図１路について説明した諸量を表わす式
（り　、　４８＞　、　（（転）、（２）、（６）に対
応する第６図回路の諸量を表わす式社次式０４．（坤、
　６４　、　Ｄ７）　、（ロ）の通シをなる。

Ｙンｔ　＝　ＸｅＪ″′１−ｋＸ、ｊａ＋（ｉ＋ｒ）　
＋＋ｍ　、４ｙ　＝１−に−ωｔ　　　、、１．、、、
、、、、、、−、、−、、　ｔ。

縞８図は入力信号の左側（進み方向）に正の進み成分を
重畳するＩｉｉ！路例を示す−のであるが、その回路檎
１Ｍ！社１１１１ｉ図回路と同じ構成要素なので、その
同一構成要素には同一の参照番号を付してその説明を省
略する。卵胞１１４は加算器で、入力信号ｘ　（ｔ）を
（転）倍し九儒奇と入力信号ｘ　（ｔ）をｉだけ遅延さ
せた信号とを重畳するように構成されている。

このｉ路ＯＷｋ作を説−すると、その端子ｌに入力信号
ｘ（ｔ）が入力され良場合の式（１）に対応する出力信
号を表わす信号ｙ　（ｔ）　（１１９図の（９−３）参
照）は Ｆ（ｔ）−ｘ（ｔ＋ｒ）＋ｋｘ（ｔ）　　・−−−−曲
−１ａ呻で表わされる（弐■中Ｏｘ　（ｔ＋τ）はＷＸ
９図の（９−１）Ｋ、　１九ｋｘ（ｔ）は＄１９＠（Ｄ
（９−２）に示されている）。まえ、嬉ｘｒｔａａ路に
ついて説明した論量を表わす式（２）−（３）　＝　（
４１ｍ　（５）−一に対応する第８図回路の諸量を表わ
す式は次式−１（２）、−１−２−の通りとなる。

Ｙ　＠””　ｚＸ　ｅ””＋ｒ）−１−ｋＸ　＠””　
　−・・９ｇ１１÷Ｉ−ｉ石７玩５・・・　　・　− 第１０図は第６図回路の具体的な回路である。

この回路において、（５）は増幅段で、６はインピーダ
ンスｚ０を有する増幅段５０負荷素子である。

負荷率子６の出力端７は加算器４の一方の入力に接続さ
れると共に、遅延回路２の入力に接続されている。遅延
回１６Ｈの出力はその＊＊インピーダンスＺｅを有する
素子３で終端されて加算１！４０他方の入力に接続され
ている。加算ｓ４は利得制御可能な差動増−回路手段で
構成され、その利得ｌ１１１＠入力端８には利得制御子
Ｒ９が接続されている。この利得制御手段−による利得
制御鉱利得制御手Ｒ９０可変出力抵抗が利得制御可能手
＠ｉ。

の抵抗１１ＫｔＬ列に＊＊されて利得が変えられるよう
に構成されている。１２□１３は工きツタホロワ−を構
成するＮｔＮ形トランジスタで、トランジスタ１Ｂ、抵
抗１１．１４及び抵抗１１と並列に接続される上記可変
出力抵抗によって利得制御ｉ路手段１０が構成されてい
る。）ＪＰＮ形トランジスタ１５．１６は通常Ｏ差動増
幅器を構成する能動素子である。１１はその出力端子で
ある。

利得制御手段９はディジタル−アナｐグ変換回［１Ｂと
その出力に接続された電界効果形トランジスタ１９とか
ら成る。　＊ｔＳ回路１８０入力は例えば、磁気ディス
ク（ＩＩ示せず）のトラック番号の供給ｑ＝段へ接続さ
れてｉ、る。

＄１１１０１１回路の動作は第６図回路の動作と基本的
には−じである。第１０図回路の動作は上述の如く、和
１路Ｋｋ＊更１路即ち利得制御回路手段１０を含むこと
においてのみその動作に相違がある。

これを説明すると次のようになる。端子１へ入力された
＠１１図に示された入力信号（ｋ＝０）が増１ｉ！１ｉ
ｊ５で増幅されて信号Ｖ、となる。こ０信号Ｖは加算器
４の、一方の入力へ供給されると共に遅延回路２で遅延
されて信号Ｖ４となシ、加算器４の他方の入力へ供給さ
れる。信号Ｖ、はエミッタホロワ【構成するトランジス
ター２で増幅されて信号ｖ０がそこから出力される。

一方、信号Ｖ４はエミッタホロワｔＩｌｌＩ成するトラ
ンジスター３で増幅されて次０ような信号マｄがその出
力に発生される。

但し、式−）において、Ｒａｄは電界効果トランジスタ
１９０ソースドレン間抵抗で、上述した可変出力抵抗で
ある。

・この信号マｄは信号マ。に対し マｄ −＝ｋ　　　　・・・・・・・・・・・・・・・・・・
・・・・・・・・−Ｑ なる関係に設定されており、これら両信号が差動増幅器
を構成するトランジスタ１５．１６で加算されるから第
６図−路で説明し良動作がなされている。

そして、式−から判るように、ｖｄ　　はＲｅｄ　Ｋよ
って羨見られる。つま）ｋが変えられる。このようＫし
てｋが増されると、その［度はあるが、第１１１１から
も判るように、非対称信号の非対称度の改善縦合は向上
する。

このような特性を利用して、一般に磁気ディスクの内周
と外周とで非対称性の異なる信号を対称性のある信号に
整形することが出来る。即ちアクセスされつ＼あるトラ
ック番号をディジタル−アナログ変換回路１８へ入力し
てその出力によシミ界効果形トランジスタ１９０ソース
−ドレイン関抵抗ＩＬｓｄを変えればよい、これによ）
、信号の波形変動に対処出来る。

以上の欽明から明らかなように、本発明によれば、次の
ような効果が得られる。

■　非対称性入力信号を対称化しうゐ。

■　利得制ａ回路手段の利得制御量を非対称の度合に応
じて変えることによ）、非対称性が変わって来ても、対
称性のある信号を得ることが出来る等である、

【図面の簡単な説明】

第１図は本発明の基本回路ｔ１１．＃：を示す図、第２
図は入力信号のビークよシ遅れている信号部分に正の遅
れ成分を重畳する回ｗＩｅ、第３図は第２図回路各部の
信号波形図、第４図は入力信号のビータよシ進んでいる
信号部分に負の進み部分を重畳する回路図、第５図は第
４図回路各部の信号波形図、第６図は入力信号のビーク
よシ連れている信号部分に負の遅れ成分を重′畳する回
路図、第７図は第６図回路各部の信号波形図、１ｓ８図
は入力信号のビークより進んでいる信号部分に正の進み
成分を重畳する回路図、第９図は第８図回ｗｒ各部の信
号波形図、第１０因は第６図１路の具体的回路図、＠１
１図は第１Ｏ図回路の動作を！ｌ？明するための信号波
形図である。 図中、ｌは入力端子、２は達観回路、４は和（ロ）路、
１０は利得制御ｉ路手段、９は利得制御手段である。 特許出願人　富士通株式会社 第１図 第２図 第３図 第４図 ｔＪ５図 第６図

Claims (1)

1. 【特許請求の範囲】 ｌ）非対称入力信号を受ける入力端子と、該入力端子に
   接続された遅延回路と、上記入力端子及び遅延回路の出
   力に接続され上記非対称入力信号と遅延回路出力信号と
   を予め決められた割合で合計する和回路とよシ成る波形
   整形回路。 ２）上記和回路は利得制御回路手段を有し、その利得制
   御入力へ利得制御手段を接続して構成されていることを
   特徴とする特許請求の範囲第１項記載の波形整形回路。