JPS5890829A - 位相ロツク・ル−プおよびそれを使用するミラ−符号解読器 - Google Patents

位相ロツク・ル−プおよびそれを使用するミラ−符号解読器

Info

Publication number
JPS5890829A
JPS5890829A JP57199148A JP19914882A JPS5890829A JP S5890829 A JPS5890829 A JP S5890829A JP 57199148 A JP57199148 A JP 57199148A JP 19914882 A JP19914882 A JP 19914882A JP S5890829 A JPS5890829 A JP S5890829A
Authority
JP
Japan
Prior art keywords
output
counter
phase
signal
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57199148A
Other languages
English (en)
Inventor
ジヨン・ミルトン・ヤ−ボロ−・ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SRI International Inc
Original Assignee
Stanford Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanford Research Institute filed Critical Stanford Research Institute
Publication of JPS5890829A publication Critical patent/JPS5890829A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/14Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル伝送および記録装置は、アナログ信号がディ
ジタル化されかつ自己クロック符号を用いて符号化され
る場合に普通使用される。ビット・クロックを持たない
符号信号は通信チャンネルによシ伝送されたり、記録さ
れ、またはそれらが同時に行われる。符号解読器は信号
をその元のディジタル形に変換し、さらにこれは元のア
ナログ形に変換される。
自己クロックの符号信号を解読する符号解読器とともに
位相ロック・ループは良く知られている。
しかし、多くの位相ロック・ループは、実際のノ(シス
間に1個以上の)(ルスが欠けている周期・(ルスを含
む入カデータ拳ストリームと同期することができない。
また、先行技術のミラー符号解読器は、解読工程を実施
するために複雑な論理回路方式を必要とする。
本発明の7つの目的は、先行技術の位相ロック・ループ
およびミラー符号解読器の多くの欠点ならびに不利を回
避する改良形位相ロック・ループおよびそれを用いるミ
ラー符号解読器を提供することである。
本発明の1つの目的は、ストリームから欠けているパル
スを持つ周期人力パルス・ストリームにロックオンする
ことができかつロックオン状態に保たれる位相ロック・
ループを提供することである。
本発明の1つの目的は、信頼できる作動を与えるように
容易に実現される改良形ミラー符号解読器を提供するこ
とである。
本発明の上記および他の目的ならびに利点は、制御発振
器と発振器によシ駆動される第1および第2N連除算カ
ウンタ(devide−by−N counter)と
を含む位相ロック・ループによって達成される。
カウンタからの入力を持つ位相検波器は、カウンタ出力
の位相差に関係がある出力を作る。位相検波器の重力は
低域フィルタおよび増幅器を介して発振器に接続され、
発振周波数を制御する。入力信号ストリームは、カウン
タの1つにリセット信号として供給される。カウンタは
、ロックオンで、リセット信号が整数カウンタ・サイク
ルで生じるような割合でクロックされる。所望の調波周
波数で作動するために、所望の調波でのロックオンにつ
いて必要に応じ制御発振周波数を大幅に増減させるよう
に1つまたは他のカウンタからの出力を位相検波器入力
に達しないようにする位相検波器に対するカウンタ出力
の接続にゲートが含まれる。
ミラー符号は/s//2、およびコ時間単位で離れて生
じる転換を持つことを特徴としている。ミラー符号解読
器における作動では、位相ロック・ループ・カウンタは
、符号の/、14/2、およびユ時間単位幅でコ、3な
らびにグカウンタ・サイクルが得られるような周波数で
作動される。ミラー符号ス) IJ−ムはその立上シ端
線および下降端線に応じてパルスを作る端線検出器に供
給されるが、これらのパルスは位相ロック・ループにあ
るカウンタの1つについてリセット信号として使用され
る。この1つのカウンタはもう1つのカウンタ、すなわ
ち付加カウンタ段を駆動し、リセットされない位相ロッ
ク・ループ内に他のカウンタの容量を越えてカウントさ
せる。
付加カウント容量を持つ7つのカウント装置からの出力
は、カウント装置がミラー符号のそれぞれ/將およびコ
時間単位幅を表わすカウントに達すると、第1および第
2出力を持つカウンタ符号解読器に供給される。符号解
読器の4時間率位出力は、クロック入力として出カドグ
ル・フリップ・フロップに供給されてこれをトグルし、
また2時間率位出力はセット信号としてセット・フリッ
プ・フロップに供給されるが、これはフリップ・フロッ
プがリセット状態にある場合に符号解読されたデータを
適当な状態にトグルする。ミラーの符号解読データはそ
のフリップ・フロップノ出力から得られる。
データをクロックするためのクロック・パルス情報は、
端線検出器および出力フリップ・70ツブから入力信号
を供給されるクロック論理回路から得られる。クロック
論理回路は、符号化されたミラー人力のすべての転換、
および出カドグル會フリップ・70ツブからの符号解読
されたミラー出力の下降端線を持つクロック出力を与え
る。
2時間単位幅より小さく2/2時間単位幅よシ大きい周
期がそれぞれ生じるときを検出するために、アンダー7
0−およびオーバーフロー論理回路も具備されている。
アンダーフローおよびオーバーフロー論理回路からの出
力は、vCO周波数をそれぞれ大幅に増減するための位
相検波器の入力から適当なカウンタ出力を除去して、位
相ロック・ループを正しい調波周波数にロックオンさせ
る。
本発明はその他の目的および利点と共に、付図を併せ考
えたときに下記の説明から一段と良く理解されるものと
思う。
図面において、同様な参照文字は各図の同一部品を表わ
す。
まず第1図について説明すると、本発明を実施する位相
ロック・ループ回路gはう1ン/コに出力を持つ電圧制
御発振器(VCO)を含むのが示されている。発振器の
出力は第1カウンタltlおよび第コカウンタ/6に供
給されて、そのカウントを同時に進める。説明のための
配列では、N連除算カウンタが使用され、この場合Nは
両カウンタについて同一である。例えば、64を連除算
カウンタ(divide−by−64’ counte
r ) / 4tおよび/6を使用することができ、そ
の場合出力はカウンタの第4段から得られる。カウンタ
出力段はそれぞれ制御ゲート/gおよび20を介して位
相検波器2コの入力に接続され、この検波器からの出力
はN連除算カウンタの出力における位相差に関連される
。位相検波器の出力は、低域ループ・フ1ルタおよび増
幅器−グを介して制御発振器/θに接続され、発振周波
数の制御にょシ前記位相差を最小にする。制御ゲート/
gおよび2oは、位相ロック・ループが入力パルス・ス
ートリームの所望+7)調波にロックオンされるとき常
時導通する。
位相ロック・ループの入力信号は、入力ライン2乙によ
り第コカウンタ/乙のリセット端子に供給される。位相
ロック・ルー”プが符号解読器に使用されるときは、第
3図に示されかつ下記に説明されるとおり、入力信号は
符号データの転換を表わしそれによってカウンタ/乙は
前記ディジタル・データ入力信号の各転換を受けてリセ
ットされる。
いま第2図に示される波形に関して位相ロック・ループ
gの作動が説明される。カウンタ/6をリセットする頻
発データ人力パルスDO,DI。
D2などが図示されている。入力信号パルスは本質的に
周期パルスを含むが、その中の若干のパルスは位相ロッ
ク・ループの作動に悪影響を及ぼさずに欠けることがで
き、また説明の目的で、入力パルスD3、Dg、D6、
DgおよびD/3は図示の入力パルス・ストリームから
欠けて示されている。第Ω図のAで示されている正常な
作動の際に、位相検波器に対するカウンタ出力は同位相
であシかつ入力信号ストリームのパルス繰返し周波数に
等しい周波数で生じる。入力ストリームにロックされる
と、位相ロック・ループ・カウンタ/lIおよび/乙は
パルス入力ストリームの周期ごとにNのカウントに同時
に達する。したがって、Nのカウントでカウンタ/6に
リセット・パルスを加えても位相ロック・ループの作動
に影響を及ぼさない。
入力データ・ストリームは、カウンタがNのカウントに
達するときリセットなしで0に復帰するので、位相ロッ
ク−ループの作動に影響を及ぼさないことが認められる
と思う。第2図に見られるとおシ、欠けているデータ人
力パルス(Dg、D、L D6、DgおよびD13)は
位相ロックオンの損失を生じない。”第3図に示される
符号解読器では、位相ロック・ループ作動のこの特徴が
利用される。
第2図に示される作動の例では、入力パルスD10はカ
ウンタ/qおよび/乙がNのカウントに達する前に受信
され、それによシカウンタ/6は時間10の前に入力パ
ルスD10によってリセットされる。これは入力データ
・ストリームの位相変化を示し、いまカウンタフグから
の出力の位相変化に通じるカウンタ/6からのパルス出
力を生じ、それにより位相検波器、22の出力に誤差信
号が作られ、この信号は発振周波数を増加するためにフ
ィルタおよび増幅器2グを介して電圧制御発振器10に
供給される。発振周波数が増加すると、コ個のカウンタ
が再び同位相で作動するまで、N連除算カウンタの出力
の位相差は減少される。同様に、第2図の入力パルスD
15のように、リセット入力信号パルスが遅れて到達す
ると、カウンタ/乙からの出力はカウンタ/lIからの
出力よシも遅れて、発振器10の周波数を減少する働き
をする位相検波器22からの出力で誤差信号を作〜る。
この場合もまた、N連除算カウン′夕の出力の位相差は
、2個のカウンタが再度同期して作動′するまで減少さ
れる。
説明のだめの位相ロックOループでは、ランダムな位相
誤差は360°/Nに等しい。そのとき、制御発振器の
出力が除算される除数Nは所要の回路分解能を与えるだ
け大きくなければならないことが認められると思う。し
かし、使用されるNの値が大きくなるほど、制御発振器
10が作動しなければならない周波数は高くなシ、使用
できるNの大きさが制限される。
本発明の位相ロックeループは入カッ;ルス・ストリー
ムの数個の可能な一波または低調波のどれにもロックオ
ンし得ることも認められると思う。
ループを所望の調波周波数で作動させるために、ゲート
/gおよび20は、カウンタの1つまたは他からの出力
が位相検波器の入力に達しないように制御されて、発振
周波数をそれぞれ大幅に増減する。第2図のBで、カウ
ンタ/lおよび16が所望周波数の2倍で作動さ、れる
ように、所望周波数のコ倍での制御発振器10の作動が
示されている。発振周波数を減少するように、ゲート抑
止信号は位相検波器22の入力からカウンタ/6の出力
を除去するためにう1ン30を介してゲート30の制御
端子に供給され、その制御信号は時間lと時間コとの間
でゲート20を抑止するように図示されている。その結
果、位相検波器からの出力で大きな誤差信号が作られ、
これは発振周波数を大幅に減少する。明らかに、実際の
作動において、正しい作動のために発振周波数の十分な
減少を与えるようによシ多くの時間中ゲート20を抑止
することが必要であるかもしれない。
第2C図には、低過ぎる周波数での発振器の作動が示さ
れている。発振周波数を増加するために、ゲート抑止信
号は時間グと7との間でライン3コによりゲート/gの
制御端子に供給され、したがってカウンタ16からの出
力のみがゲート20を通して位相検波器22に供給され
、それによって位相検波器の出力は入力パルス・ス) 
IJ−ムの所望調波周波数で周波数ロックオンするよう
に発振周波数を大幅に増加する大きな誤差信号を作るよ
うに変更される。
第1図に示された位相ロック・ループgと同じ形の位相
ロック・ループ3gを含む新しいミラー符号解読器が示
されている図面の第3図をこれから説明する。位相ロッ
ク・ループ3gには、ラインq2を介してカウンタll
qおよびllろのクロック入力に接続される出力を持つ
電気制御発振器llOが含まれている。各カウンタの第
4段からの出力は、ゲートlIgおよびSOを通してそ
れぞれ位相検波器5.2に接続されている。位相検波器
の出力は、発振器tIO用の周波数制御信号として用い
るために54でフィルタされかつ増幅される。
位相ロック・ループ3gの動作において、カウンタIl
ケおよびq6は単に6q連除算カウンタとして働く。7
個のカウンタtI6は、う1ン5乙によりリセット信号
を供給されるリセット入力端子を含む。ゲート抑止信号
は、発振器tlOがリセット入力信号の望まない低調波
または調波の周波数にロックオンするならば、アンダー
フローおよびオーバーフロー論理回路6qならびに6乙
からそれぞれゲートttgおよびSOに供給される。
符号化されたミラー人力信号は、入力信号のすべての転
換用のパルス出力を作る端線検出器70に供給される。
ミラー符号では、一進の「/」を伴う一進の[lJまた
は一進の「θ」を伴う一進の[0]はいずれも単位長さ
の転換によって表わされる。一進の2進の「O」を伴う
一進の「/」または一進の「/」を伴う一進の「0」は
/′/2単位長さの転換によって表わされる。一進の「
/」を伴し1 +一進の「0」を伴う一進のr/Jはa単位長さの転換
によって表わされる。上述のとおシ、ミラー符号信号の
レベル転換は/、//、およびコ時間単位離れて生じる
。第3図に見られる通り、縁検波器70の出力も、アン
ダーフロー論理回路6弘、オーバーフロー論理回路66
、およびクロック論理回路72に接続されている。縁検
波器70からクロック論理回路72に至るすべての入カ
パルスは、そこからライン7qにデータ・クロック出力
を生じる。クロック論理回路72の他の入力は、ライン
7gを介して出力ドグルーフリップ・フロップ7乙の為
出力から得られる。回復されたデータ出力は、ラインg
oを介してフリップ・フロップ76のQ出力から得られ
る。クロック論理回路72からのデータ・クロック出力
も、フリップ・フロップ7乙のQ出力からの出力パルス
の立上シ縁に応じて作られる。
位相ロック書ループ3gにあるカウンタq6は、カウン
タ44よシもコ段多いカウンタ段を含むのが見られる。
第6カウンタ段からの出力は、追加された第7段および
第3段からの出力と共に、ラインgtt、g6およびg
gを介してそれぞれカウンタ符号解読論理回路3.2に
供給される。カウンタ出力う1ンgtt、gbおよびg
gで出力信号によって表わされる10進値は、図面にお
いてかっこ内に示されている。
カウンタlI6が出カフリップ番フロップ7乙をトグル
する/60のカウントに達すると、カウンタ符号解読論
理g2の出力ライン90に信号が作られる。カウンタq
6がλJZのカウントに達すると、出力フリップ・70
ツブがリセット状態にあるならば、それをセットする出
力がカウンタ符号解読論理のラインq2に作られる。上
述のとおり、フリップ争フロップ7乙のセットからリセ
ット状態への転換も、クロック論理72からデータ・ク
ロック出力を作ることになる。
位相ロック・ループ3gの最低作動周波数は、乙グ連除
算カウンタqllの出力がミラー符号の単位幅で完全な
コサイクル、//2の幅で3サイクル、そして転換がコ
単位幅離れて生じる場合はグサイクルを持つときに得ら
れる。/、//2およびコのこれら符号幅では、カウン
タqbはそれぞれ12g、/92および2S乙のカウン
トに達する。位相ロック・ループの説明で上述したとお
シ、位相ロック・ループは、パルスがストリームから欠
けていても周期パルス・ストリームにロックオンするこ
とができる。ミラー符号解読器として使用する場合、連
続パルス間で1個、2個捷たは3個のパルスが欠けてい
る。以下で明らかになると思うが、>qbおよび〈/6
θのカランタグ6の出力はlの符号幅を識別し、〉/6
0および<22’lの出力はl′/2の符号幅を識別し
、>221Iおよびく、!ggの出力はコの符号幅を識
別するのに用いられる。
カウンタ4を乙が連続リセット・パルス間で96未満の
カウントになる場合は、圓過ぎる周波数でのvCOqO
の作動が示される。アンダーフロー論理6qはそのよう
な低いカウントに応動して、その出カライン乙コにゲー
ト4tgを抑止するθレベル信号を作シ、その後発振周
波数を増加させる。
同様に、カウンタq6が連続リセット・パルス間で2g
gを上回るカウントに達すると、高過ぎる周波数でのv
COの作動が示され、この場合オーバーフロー論理乙6
は位相ロック拳ルーズのケートSOを抑止する働きをす
るθレベル信号をその出力う1ン60に作シ、発振周波
数を減少させる。
アンターフロー論理6tI、オーバーフロー論理ろ6、
クロック論理72およびカウンタ符号解読器g2の詳細
は第9図に示されており、この図についてこれから説明
する。カウンタ符号解読器g2は3個のANDゲーグー
q1り乙、7gを含むのが図示されている。(32)お
よび(乙グ)カウンタ出力ラインgqならびにg乙は、
ゲート94tの入力として供給され、それにょシライン
100におけるゲート出力は96のカウントでローから
ハイ状態に進む。この出力は、下記に説明するとおシ、
アンダー70−論理61Iに含まれるフリップ拳フロッ
プをセットするのに用いられる。
すべての3個のカラン実出力うインgグ、g6およびざ
ffJ/1ANDゲート96の入力に接続されルカ、1
個ノ5 ’I :/ g l、はNOTゲート102を
通してそれに接続されている。したがって、ANDゲー
グー6からの出力は/1,0のカウントでハイになる。
上述のとおシ、この信号はう1ン90を介して出力フリ
ップ・フロップ7乙のクロック入力に供給されて、この
フリップeプロップをトグルする。最後に、ANDゲー
ト9gの入力はカウンタ+4の出力うインgy、ざ6お
よびggに直結され、それによシライン9コのゲート出
力は22’lのカウントでハイになる。この出力は出力
フリップ・フロップ7乙がリセット状態にあるならばこ
れをセットする。このANDゲートも、後で詳しく説明
するとおシ、オーバーフロー論理に含まれるフリップ・
フロップに供給されてこれをセットする。
第9図に見られるとおり、クロック論理72は出力フリ
ップ・70ツブ7乙の(出力に応動する立上シ縁検波器
106を含む。立上り縁検波器lO乙からの出力は、O
Rゲート70gを経てワン・ショット/10に接続され
、これをトリガする。ORゲートの第コ入力は縁検波器
70からの出力によって供給される。次に見られるとお
シ、ワン・ショット/10はミラー符号入カストリーム
の各転換でトリガされ、また出力フリップ・70ツブが
セットからリセット状態にスイッチするとき必ずトリガ
される。ライン7qにおけるワ、ン・ショットの出力は
、ラインgoでデータ出力をクロックするデータ・クロ
ック信号を含む。
/、//2およびコのミラ一時間単位だけ離れて生じる
転換を含む端線検出器70に対するミラー符号入力信号
が示されている第S図をこれから説明する。第2図に使
用された時間目盛に相当する第S図の時間目盛では’ 
s / 1/2およびコのミラ一時間単位は、そこに示
されている実際の時間単位のコ、3およびグに等しい。
ミラー符号レベルの転換で、端線検出器70からの出力
はリセット信号としてカランタグ乙に供給される。第S
図の波形では、位相ロック・ループが周波数および位相
の両面でそのリセット信号入力にロックされる作動が示
されている。したがって、端線検出器70からのリセッ
ト信号は6グ連除算カウンタIIIIの作動サイクルの
終シおよびカウンptt乙の第6段の作動す1クルの終
シにのみ生じる。次に明らかになると思うが、ロックオ
ンの間のカウンタq乙のリセット動作は位相ロック・ル
ープ3gの作動に影響を及ぼさない。
カウンタq6のラインgttにおける出力が第S図に前
記出力の転換でカウンタq乙に含まれるカウントと共に
図示されている。ミラ一時間単位/、/′/2およびコ
のそれぞれに関するう1ンglIにおける出力の2.3
およびグサイクルが第5図に示されている。ゲート96
からの出力の立上シ縁は、/60のカウントで出力フリ
ップ・フロップ76をトグルするのが図示されている。
コ単位のミラー間隔を符号解読するときに達せられる2
2’lのカウントで、ゲート9gからの出力はハイにな
り、その転換は出力フリップ・70ツブ76をセットす
る。出力フリップ・フロップ7乙がトグルされたとき、
カウント/6θで、回出力はローから)・イ状態に進み
、その転換は立上シ端線検出器106をトリガして、そ
こから出力パルスを作った。第1入力のミラ一時間単位
コの間、クロック出力は0および2jt1.のカウント
でミラー人力の転換を、また/60のカウントでデータ
出力の「/」の状態から「0」の状態への転換を与えら
れることが見られると思う。ラインg0におけるフリッ
プ嗜フロップ76のQ出力のハ1、ロー、およびノゝ4
出力の諸状態はそれぞれ/、/60および2り6のカウ
ントでクロック・アウトされる。
第S図において2ミラ一時間単位間隔は、カウンタtl
Aが12gのカウントに達する/ミラ一時間単位間隔を
伴うのが図示されている。この周期の間、トグルまたは
リセット信号はカウンタ符号解読器g2のグートワ6ま
たはゲート9gのいずれかも供給されず、それによって
出力フリップ・フロップ7乙はセット状態に保たれる。
この/ミラ一時間単位間隔の終シに、すなわち時間6で
、データ出力ラインgoのハ1は、ミラー符号入力の転
換の結果としてこの時間にワン・ショット/10によシ
作られるデータ・クロック出力によってクロック・アウ
トされる。
/′/2ミラ一時間単位間隔、すなわち時間6と9との
間では、上述のとおシ出カフリップ・フロップ76をト
グルするカウンタ9Aによる160のカウントでゲート
ヲ乙によって出力が作られる。
フリップ・フロップ7乙の4出力の立上シ端線は検波器
10乙からの出力作成について検波され、それは順次、
この時間にクロック出力を作るワン拳ショット/10を
トリガする。もう1つのクロック出力は、9.2のカウ
ントでのミラー人力の転換で作られる。したがって、デ
ータ出力のロー状態は、この7ミラ一時間単位間隔の結
果としてカランタグ乙の/乙0および/9:lのカウン
トで事実上クロック・アウトされる。
再び第9図について説明すると、アンダーツ自−論理回
路61Iは第1および第1フリツプ・フロップ/2θな
らびに/22を含むのが図示され、その第1フリツプ・
フロップ/20は、カウンタl16が9乙のカウントに
達するとき必ずカラン・′り符号解読器g2のグー)q
9からのライン10θにおける出力によリセットされる
ようになっている。フリップ争フロップ/20は、その
セット端子を端線検出器70からの出力に接続するとと
によって、ミラ二人カストリームの各転換でリセットさ
れる。フリップ・70ツブ/20のQ出力はフリップ・
フロップ72.2のD入力端子に接続されるが、そのフ
リップ・フロップ/22は端線検出器70の出力によっ
てクロックされる。次に、もしカウンタtI6がリセッ
トされる前にカウンタlI6によって96めカウントに
達すると、フリップ・フロップ/20はセットされ、そ
のQ出力に生シるハイ状態はフリップ・フロップ/22
がクロックされる前にフリップ・フロップ/22のD入
力に供給されることは明らかであると思う。したがって
、フリップ・フロップが以後クロックされるとき、それ
からのQ出力はハ1となって、ゲート4tgを使用可能
にする。
もしq6のカウント前にフリップ・フロツプハ―がクロ
ックされると、Q出力はロー状態にスイッチし、それに
よってゲートqgを抑止する。上述の方法において、カ
ウンタq4tからの出力がゲート9gを抑止することに
よって位相検波器S2の入力に達するのを防止されると
き、その出力に大きな誤差信号が作られて、発振器ll
Oの周波数を大幅に増加させる。
これから説明する第6図の波形において、アンダーフロ
ーおよびオーバーフローの作動状態が示されている。時
間0とqとの間の、2ミラ一時間単位間隔が図示されて
おり、その間にカランタグ乙は12gよりほんの少し大
きいカウントに達する。
■COがミラー人力転換に正しくロックオンするために
低過ぎる周波数で作動していても、フリップ・フロップ
/20はヲ乙のカウントでセットされ、それによってア
ンダーフロー状況は示されない。
次の/ミラ一時間単位信号の間、カウンタll乙はリセ
ットされる前に96未満のカウントに達する。
したがって、フリップ・フロップ/20はフリップ・フ
ロップ/2コがクロックされるまではセットされない。
その結果、フリップ・フロップ/22のQ出力はフリッ
プ・フロップがクロックされるときローになシ、それに
よってゲートl1gを抑止する。端線検出器70からの
次の信号出力で、すなわち図下の//2()一時間単位
間隔の終りで、フリップ・フロップ/20はセットされ
かつフリップ・フロップ/、2.2はクロックされて、
フリップ・フロップ/22のQ出力をハイ状態に戻し、
それによってゲートt1gを再び使用可能にする。
ゲートqgが抑止されている間、vcoqoの周波数は
上述のように増加される。
第9図に示されるオーバーフロー論理囲路乙6は3個の
相互接続されたフリップ・フロップ/30、/32、/
3’lを含むが、その第1フリツプ・フロップ/30は
ゲート出力が22’lのカウントに達するときカウンタ
符号解読ゲート9gからの出力によってセットされる。
次のフリップ・フロップ/32はそのラインgグにおけ
るカウンタq乙の出力の立上シ緑によってクロックされ
る。フリップ・フロップ/30が22’lのカウントで
セットされる前に、フリップ−フロップ13.2のクロ
ック動作はそのQ出力にローを供給する。しかしフリッ
プOフロップ/30がセットされると、Q出力は次のク
ロック人力パルスでハイ状態にスイッチされ、そのパル
スはカランタグ6からの32(合計2gg)のカウント
で生じる。前記合計2ggのカウント後に次のミラー転
換が生じると、フリップ会70ツブ/3’lは端線検出
器7θからの出力によってクロックされる一方、そのD
入力はハイとなシ、それによって回出力に前記転換でロ
ーにスイッチし、そこでゲートSOは抑止される。フリ
ップ・フロップ/30および/32はいずれもミラー転
換によってリセットされる。
第6図において、高過ぎる周波数でのvcott。
の作動は時間/3に始まって図示されている。
、l!、2&のカウントでゲート9gからの出力による
フリシブ・フロップ/30のセツティングは、32のカ
ウントで(すなわち乙9あとの合計2ggで)のフリッ
プ・フロツ、ブ/3ユのクロッキング、およびフリップ
・フロップ/30と732のりセツティングならびにg
グのカウントで(すなわちS2あとの合計3’IOで)
のミラー転換におけるフリップ・70ツブ/3グのクロ
ッキングと共に図示されている。フリップ・フロップ/
371のQ出力がローである間、ゲートSOは抑止され
、vcotioの周波数は上述のように減少される。
特許法の要求にしたがって本発明の詳細な説明したが、
いろいろな変更および変形は当′業者の心に浮ぶと思う
。例えば、わずか6段(カウンタtIIIと同じ段数)
を含むカウンタ弘6が使用され、ここで最終段からの出
力はゲート50に接続されている。かかるカウンタの第
S段はそのときミラー転換により同じくセットされる3
段カウンタを駆動するのに用いられ、これらの3段から
の出力はカウンタ符号解読器g2に供給されてそれの符
号解読を行わせる。ミラー符号解読器のもう7つの明白
な変形は3個のカウンタの使用を意味し、この場合コ個
のカウンタは第1図の配列に用いたようなN連除算カウ
ンタであシ、第3カウンタは第9図に示されたカランタ
グ乙のようなカウンタを含む。1個のN連除算カウンタ
およびより大形のカウンタは、もちろん、ミラ二人カス
トリームの転換によってリセットされる。上述および他
のかかる変更および変形は、特許請求の範囲に記載され
たとおり本発明の主旨および範囲に入るようにされてい
る。
【図面の簡単な説明】
第1図は本発明を実施する新しい位相ロック・ループを
示す簡潔化されたブロック図、第2図はVCOの正常、
高速および低速作動の下での作動を説明するのに用いる
第1図に示された位相ロック・ループのいろいろな点に
現れる信号を示す図、第3図は第1図の位相ロック・ル
ープを使用する新しいミラー符号解読器の簡潔化された
ブロック図、第9図は第3図のミラー符号解読器を一段
と詳しく示すブロック図、第S図および第6図は作動を
説明するのに用いる第3図ならびに第9図に示されたミ
ラー符号解読器のいろいろな位置に現れる信号を示す図
である。 g、3g・・・位相ロック書ループ回路、IQ、’IO
・・・電圧制御発振器(vco)、2.2.!;2・・
位相検波装置、/’l、/乙、グク、ll乙・・・N連
除算カウンタ1.!グ。 5グ・・・フィルタおよび増幅器。 代理人の氏名  川原1)−穂

Claims (1)

  1. 【特許請求の範囲】 (1)制御発振装置の周波数が入力信号スト・IJ−ム
    にロックされる位相ロック・ループ回路において、 第1および第2入力を持つとともに前記制御発振装置の
    制御入力に結合される出力を持つ位相検波装置であって
    、その第1および第コ入力はそれぞれ第1ならびに第2
    N連除算カウンタ(divide−by−N coun
    ter )を通して前記制御発掘器の出力を受けるよう
    に結合され、前記N連除算カウンタの出力間の位相差を
    表わす制御信号をその出力に作る前記位相検波装置と、 入力信号ストリームに応じて前記第2N連除算カウンタ
    をリセットする装置と、 から成る組合せを有することを特徴とする前記位相ロッ
    ク・ループ回路。 (2)  前記入力信号ストリー1が事実上周期入力パ
    ルスを有し、若干の入カッくルスは前記入力信号ストリ
    ームに対する位相ロック・ループ回路の周波数ロックオ
    ンに影響を及ぼすことなく欠けることができることを特
    徴とする特許請求の範囲第1項記載の位相ロック・ルー
    プ回路。 (3)  入力パルス群が入力信号ストリームから欠け
    ていることを特徴とする特許請求の範囲第2項記載の位
    相ロック・ループ回路。 (’)/、=”および3の入カッくルス群が入力信号ス
    トリームから欠けでいることを特徴とする特許請求の範
    囲第コ項記載の位相ロック・ル−プ回路。 (5)  前記入力信号ストリームがミラー符号信号の
    転換により作られるパルスを含むことを特徴とする特許
    請求の範囲第9項記載の位相ロック・ループ回路。 (6)  前記事実上周期入カッ(ルスの周期が前記第
    1N連除算カウンタの作動の完全な/サイクルに要する
    時間の整数倍であることを特徴とする特許請求の範囲第
    2項記載の位相ロック・ループ回路。 (7)  前記制御発振器は入カッ(ルス・ストリーム
    の前記事実−F周期人カパルスのパルス繰返し周波数の
    N倍の周波数で作動するように制御されることを特徴と
    する特許請求の範囲第2項記載の位相ロック・ループ回
    路。 (8)  前記入力信号スl−IJ−ムが事実上周期入
    力パルスを含み、前記位相ロック・ループには前記第1
    および第Ωカウンタからの出力からの出力が前記位相検
    波器に達しないようにして、入力信号ス) IJ−ムの
    所望調波に周波数ロックオンするように制御発振器の周
    波数でそれぞれ大きな増減を作るのに用いる前記位相検
    波装置のそれぞれの第1および第コ入力に、前記第1お
    よび第Ωカウンタからの出力を接続する第1および第ス
    制御可能ゲートが含まれることを特徴とする特許請求の
    範囲第1項記載の位相ロック・ループ回路。 (9)  前記N連除算カウンタの容量を越えて制御発
    振装置からの出力信号をカウントするカウント装置であ
    って、位相ロック・ループ回路からの出力信号は前記カ
    ウント装置から得られる前記カウント装置と、 入力信号ストリームに応じて前記カウント装置をリセッ
    トする装置と、 を有することを特徴とする特許M′Pの範囲第1項記載
    の位相ロック・ループ回路。 00)入力信号ス) IJ−ムがミラー符号信号の2進
    ストリームを含み、前記位相ロック・ループ回路は一進
    入力スドリームに応動して前記ストリームの転換に応じ
    てパルスを発生させる端線検出装置と、 前記端線検出装置からの出力信号を前記第2N連除算器
    に結合してこれをリセットする装置と、を有することを
    特徴とする特許請求の範囲第1項記載の位相0221〜
    1回路。 (1ウ  制御発振器と、前記発振器からの出力に応動
    する第1および第2N連除算カウンタとを含む位相ロッ
    ク・ループ回路において、 入力信号に応じて前記第Ωカウンタをリセットする段階
    と、 前記第1および第2N連除算カウンタからの出力間の位
    相誤差を検出してそれによシ発振周波数を制御する段階
    と、 を含む作動方法を有することを特徴とする前記位相ロッ
    ク・ループ回路。 (1乃  入力信号が事実上周期パルス列を含む位相ロ
    ックφループ回路において、 パルス列のパルス繰返し周波数のN倍の整数倍で前記制
    御発振器を作動させる段階、を含む方法を有することを
    特徴とする特許請求の範囲第1/項記載の位相ロック・
    ループ回路。 (1つ/の整数倍を使用する段階を特徴とする特許請求
    の範囲第1.2項記載の位相ロック・ループ回路。 (141位相ロック・ループがパルス列のパルス繰返し
    周波数の調波でロックされるとき必ず制御発振器の周波
    数を大幅に増加するように前記第1カウ/りからの出力
    を一時禁止する段階を含む方法を有することを特徴とす
    る特許請求の範囲第12項記載の位相ロック・ループ回
    路。 (1つ 位相ロック・ループがパルス列のパルス繰返し
    周波数の低調波でロックされるとき必ず制御発振器の周
    波数を大幅に減少するように前記第Ωカウンタからの出
    力を一時禁止する段階を含む方法を有することを特徴と
    する特許請求の範囲第72項記載の位相ロック・ループ
    回路。 (16)/、/九およびa時間単位の信号転換間の周期
    を持つミラー符号信号を解読するミラー符号解読器にお
    いて、 /時間単位信号に相当する周波数の大きな倍数である周
    波数でクロック信号を供給する装置と、前記クロック信
    号によって駆動されるリセット可能カウンタ装置と、 ミラー符号信号の転換によって前記カウンタ装置をリセ
    ットする装置と、 前記カウンタ装置からの出力に応動して符号解読された
    ミラー符号信号を表わす二進出力を作る出力論理装置と
    、 ミラー符号信号の転換および前記出力論理装置からの出
    力の選択された転換に応動して、前記出力論理装置から
    の出力をクロックするデータ・クロック出力を作るクロ
    ック論理装置と、から成る組合せを有することを特徴と
    するミラー符号解読器。 (17)  前記出力論理装置が 前記リセット可能カウンタ装置からの出力に応動し7て
    /′/2およびコ時間単位のミラー符号信号を表わすカ
    ウンタ状態で信号を作るカウンタ符号解読装置と、 前記符号解読されたミラー符号信号が得られる前記カウ
    ンタ符号解読装置に応動する出力フリップ・フロップと
    、 を有することを特徴とする特許請求の範囲第76項記載
    のミラー符号解読器。 (1時 前記出力フリップ・フロップはクロックおよび
    セット端子を持つトグル形であり、その端子には前記カ
    ウンタ符号解読装置からの//2および2時間単位ミラ
    ー符号信号を表わす信号が接続されてフリップφ70ツ
    ブ出力レベルを補足しかつそれぞれ第1レベルから第2
    レベルへ出力を変更する、ことを特徴とする特許請求の
    範囲第17項記載のミラー符号解読器。 (19)  前記クロック論理装置が前記出力フリップ
    ・フロップからの出力の立上り端線および下降端線の7
    つに応動する端線検出器を含み、前記7つの端線に応じ
    てクロック・パルスを作ることを特徴とする特許請求の
    範囲第1g項記載のミラー符号解読器。 (イ) クロック出力が前記出力フリップ・フロップか
    らの解読されたミラー符号信号の下降端線で前記端線検
    出器によって作られることを特徴とする特許請求の・範
    囲第1q項記載のミラー符号解読器。 (21)  前記クロック論理装置は端線検出装置を備
    えて、出力論理装置からの解読されたミラー符号信号が
    ハイ・レベルからロー・レベルに進むときクロック信号
    を作ることを特徴とする特許請求の範囲第76項記載の
    ミラー符号解読器。 (イ) クロック信号を供給する前記装置および前記リ
    セット可能カウンタ装置が位相ロック・ループに含まれ
    、前記ループは 前記クロック信号に応動するN連除算カウンタと、 前記リセット可能カウンタ装置およびN連除算カウンタ
    の相当する段からの出力に応動する位相検波装置と、 前記位相検波装置からの出力をそれに応じてクロック信
    号周波数制御用のクロック信号を与える前記装置に供給
    する装置と、 をさらに含むことを特徴とする特許請求の範囲第76項
    記載のミラー符号解読器。 (2→ /、/′/2およびa時間単位間隔の信号転換
    から成るミラー符号データ・ストリームを解読する方法
    であって、 符号データ拳ストリームの時間単位間隔の大きな倍数で
    ある周波数を持つクロック信号でリセット可能カウンタ
    装置をステップする段階と、符号データ・ストリームの
    転換で前記カウンタ装置をリセットする段階と、 /′/2時間単位間隔を表わすカウントに達するときカ
    ウンタからの第1出力でトグル・フリップ・フロップを
    クロックする段階と、 コ時間単位間隔を表わすカウントに達するとき前記カウ
    ンタ装置の第コ出力でトグル・フリップ・フロップの出
    力を第1レベルから第aレベルに変更する段階と、 を有することを特徴とする前記符号解読方法。 94))クル・フリップ・フロップの出力を変更する前
    記段階が前記カウンタ装置の前記第ユ出力で同じものを
    セットする段階を含むことを特徴とする特許請求の範囲
    第23項記載の符号解読方法。 (■ 符号データーストリームの転換およびフリップ・
    フロップ出力の一方向の転換で、トグル・フリップ・フ
    ロップからの符号データ出力用データ・クロック・パル
    スを作る段階を有することを特徴とする特許請求の範囲
    第23項記載の符号解読方法。 (2I9  前記リセット可能カウンタ装置をステップ
    するのに用いられた前記クロック信号によってN連カウ
    ンタをステップする段階と、 前記リセット可能カウンタ装置およびN連除算カウンタ
    の相当する段からの出力を位相検波装置に供給して、前
    記出力間の位相差に相当する誤差信号を作る段階と、 前記位相検波装置からの誤差信号に応じてクロック信号
    周波数を制御する段階と、 を有することを特徴とする特許請求の範囲第、23項記
    載の符号解読方法。 に)単一時間単位間隔でN連除算カウンタのコサ1クル
    の作動を与えるクロック信号周波数を制御する段階を有
    することを特徴とする特許請求の範囲第26項記載の符
    号解読方法。
JP57199148A 1981-11-16 1982-11-15 位相ロツク・ル−プおよびそれを使用するミラ−符号解読器 Pending JPS5890829A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US321542 1981-11-16
US06/321,542 US4456884A (en) 1981-11-16 1981-11-16 Phase-lock loop and Miller decoder employing the same

Publications (1)

Publication Number Publication Date
JPS5890829A true JPS5890829A (ja) 1983-05-30

Family

ID=23251032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57199148A Pending JPS5890829A (ja) 1981-11-16 1982-11-15 位相ロツク・ル−プおよびそれを使用するミラ−符号解読器

Country Status (4)

Country Link
US (1) US4456884A (ja)
JP (1) JPS5890829A (ja)
DE (1) DE3240731A1 (ja)
GB (2) GB2110894B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470082A (en) * 1982-07-06 1984-09-04 Storage Technology Corporation Digital clocking and detection system for a digital storage system
US4547738A (en) * 1983-06-10 1985-10-15 American Standard Inc. Phase shift demodulator
US4546486A (en) * 1983-08-29 1985-10-08 General Electric Company Clock recovery arrangement
US4743857A (en) * 1984-04-18 1988-05-10 Telex Computer Products, Inc. Digital/analog phase-locked oscillator
US4707842A (en) * 1985-04-03 1987-11-17 Siemens Aktiengesellschaft Apparatus and method for acquiring data and clock pulses from asynchronous data signals
US4769691A (en) * 1987-03-02 1988-09-06 Rca Licensing Corporation Burst locked oscillator with side-lock protection
US4845575A (en) * 1987-10-06 1989-07-04 Standard Microsystems Corporation Analog floppy disk data separator
JPH02156732A (ja) * 1988-12-09 1990-06-15 Hitachi Ltd 復調装置
US5206885A (en) * 1989-02-06 1993-04-27 Motorola, Inc. Selective call receiver with fast bit synchronizer
US5095498A (en) * 1989-02-06 1992-03-10 Motorola, Inc. Bit synchronizer
JPH0831847B2 (ja) * 1991-10-09 1996-03-27 株式会社ネットワークサプライ ディジタル信号中継伝送装置
US5396522A (en) * 1993-12-02 1995-03-07 Motorola, Inc. Method and apparatus for clock synchronization with information received by a radio receiver
KR100203907B1 (ko) * 1996-11-06 1999-06-15 김영환 병렬 데이타 비트 카운터
US6265919B1 (en) * 2000-01-28 2001-07-24 Lucent Technologies Inc. In phase alignment for PLL's
JP3989880B2 (ja) * 2003-08-20 2007-10-10 松下電器産業株式会社 Pll回路及び映像表示装置
ATE404033T1 (de) * 2005-01-17 2008-08-15 Widex As Vorrichtung und verfahren zum betrieb eines hörgeräts

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631422A (en) * 1969-02-03 1971-12-28 Ibm System for detection of data time interval measurement
CA1063719A (en) * 1975-04-28 1979-10-02 Control Data Corporation Phase locked loop decoder
FR2361019A1 (fr) * 1976-08-04 1978-03-03 Cit Alcatel Dispositif de decodage d'un message en code dit de miller
US4143407A (en) * 1977-06-17 1979-03-06 Trw Inc. Magnetic data storage and retrieval system
US4141046A (en) * 1977-09-14 1979-02-20 Exxon Research & Engineering Co. Floppy disc data separator for use with single density encoding
JPS55102930A (en) * 1979-02-02 1980-08-06 Toshiba Corp Pll circuit

Also Published As

Publication number Publication date
GB2110894A (en) 1983-06-22
GB8419701D0 (en) 1984-09-05
GB2143408B (en) 1985-09-18
GB2143408A (en) 1985-02-06
GB2110894B (en) 1985-09-11
DE3240731A1 (de) 1983-05-26
US4456884A (en) 1984-06-26

Similar Documents

Publication Publication Date Title
JPS5890829A (ja) 位相ロツク・ル−プおよびそれを使用するミラ−符号解読器
JPH0439690B2 (ja)
GB1565245A (en) Data recovery apparatus
JPH09128154A (ja) エラー伝搬を増加させずにランレングス制限ブロックコードの密度を増加させる装置及び方法
JPH07131448A (ja) 位相比較回路
JPH06510892A (ja) 一様でない間隔のデータからクロックを回復するための一定のゲインを有するフェーズロックループ回路
EP0559123B1 (en) Codec
US4328484A (en) Method and apparatus for numerically converting a parallel binary coded number from a first unit system to a second unit system
US4389637A (en) Digital to analog converter
JPS58502030A (ja) 発振器を入力信号に位相合わせさせる装置
CN100468973C (zh) 一种改进的相位开关型预分频器
JPS6161730B2 (ja)
JPH0221724A (ja) 位相同期回路
JP2520560B2 (ja) 位相比較回路
JPS5856526A (ja) 符号化回路
JPH06216761A (ja) 奇数分周回路およびこれを用いたフェーズロックループ回路
JP2616395B2 (ja) バイポーラクロック擾乱検出回路
JPH03250924A (ja) A/d変換器
JPS637050A (ja) 高速タイミング抽出回路
JPH0250549B2 (ja)
JPH0323714Y2 (ja)
JPH04150352A (ja) Pcm通信装置のバイポーラ信号出力回路
JPH0629745A (ja) 位相ロック・ループ用部分パルス・ハイト型基準周波数発生回路
JPH0350453B2 (ja)
JPS6295026A (ja) スプリツトフエ−ズ符号復号回路