JPS5893365A - フアンクシヨントリミングの方法 - Google Patents

フアンクシヨントリミングの方法

Info

Publication number
JPS5893365A
JPS5893365A JP56192516A JP19251681A JPS5893365A JP S5893365 A JPS5893365 A JP S5893365A JP 56192516 A JP56192516 A JP 56192516A JP 19251681 A JP19251681 A JP 19251681A JP S5893365 A JPS5893365 A JP S5893365A
Authority
JP
Japan
Prior art keywords
trimming
resistor
transistor
current
external constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56192516A
Other languages
English (en)
Inventor
Yutaka Sada
佐田 裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56192516A priority Critical patent/JPS5893365A/ja
Publication of JPS5893365A publication Critical patent/JPS5893365A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ファンクシ璽ントリミングを行う抵抗を有す
る集積回路装置の抵抗のファン!シ冒ントリミングの方
法に関する。
一般に、抵抗値のトリミングを行う場合、抵抗値は低い
値から始めて次第に高くなるようくしかトリミングでき
ない。従って、トリミング用抵抗に外部定電圧源が接続
されておL)!Jミング用の抵抗で回路電流が決まる場
合にファンクシ冒ントリミングを行うと、従来は、トリ
ミング開始からトリミング終了までの間過穴な電流が流
れる為に、ICI破壊したり、過大表温度上昇によって
特性が変化してしまい、この変化を考慮して目標値を設
定する必要があL設定値と目標値との誤差を小さくでき
まい原因とな−)た。
−例として第1図を用いて、従来のファンクシ璽ントリ
ミングについて説明する。第1図は、使用時の回路であ
シ、従来のファンクシ璽ントリミングは、トリミングも
使用時と同じ回路で行っていた。従来のトリミング回路
は、外部定電圧源19と、ファンクシ冒ントリミング用
抵抗11と。
トランジスタ12.13.14.iL  16および1
7と、負荷18と、プリアンプ回路20からなる。トラ
ンジスタ12とトランジスタ13がカレントミラーにな
っているので、トランジスタ13.14.1り、16お
よび17及び負荷の電流は1例えばトリミング後に抵抗
値が2倍になったとすると、トリミング開始時には使用
時の約2倍の過大電流が流れることになり、チップ温度
・上昇による特性の変化や、ICの破壊の恐れがある。
本発明は、このような従来の欠点のないファンクシ冒ン
トリミングの方法を提供することを目的とする。
本発明の特徴は、使用時に外部定電圧源が接続される′
ファンクシ冒ントリミング用抵抗を有する集積回路装置
の調整方法において、外部定電流源をトリミング用抵抗
に接続してトリミングを行うファンクシ璽ントリミング
の方法にある。
例えば、実際の使用時には、外部定電圧源が接続されて
回路電流を決定するトリミング用抵抗端子に、トリミン
グ時だけ外部定電流源を接続して回路電流を制限しつつ
ファンクシ曹ントリミングを行うファンクシ璽ントリミ
ングの方法である。
次に本発明の第1の実施例について図面を参照して説明
する。第2図を参照すると1本発明の第1の実施例は、
外部定電流源31と、この定電流源31に一方の端子が
接続されたトリミング用抵抗21と、この抵抗21の他
方の端子にコレクタ及びペースが接続されエミッタが接
地されたトランジスタ22と、このトランジスタ22の
コレクタ及びペースにペースが接続されエミッタが接地
されたトランジスタ23と、このトランジスタ23のコ
レクタにエミッタが接続されたトランジスタ24及びト
ランジスタ25と、トランジスタ24のコレクタにエミ
ッタが接続され定電圧源29にコレクタが接続されたト
ランジスタ26と、トランジスタ25のコレクタにエミ
ッタが接続され定電圧源29にコレクタが接続されたト
ランジスタ27と、トランジスタ24,25.26及び
27のペース電流を供給するプリアンプ回路30と、一
方の端子がトランジスタ26のエミッfillc接続さ
れ他方の端子がトランジスタ27のエミッタに接続され
た負荷28とを含む。 トランジスタ23のコレクタ電
流は、トランジスタ22とトランジスタ23から構成・
1:、されるカレントミラー回路の働きで、外部定電流
源31によりて決まる。従って、出力アンプを構成する
トランジスタ24゜25.26及び27と負荷28を流
れる出力電流も外部定電流源31によ〕決まる。
次に、第3図のグラフを用いて本発明の効果を示す0本
実施例において、ファンクシ冒ントリミングの目標を、
負荷28に流れる出力電流tある目標値IIK設定する
こととしよう。外部定電流源31の定電流を増加させて
いくと、それに伴なって出力電流も増加し、やがて目標
値IIK達する(第3図のA点)。次に定電流源31の
定電流を一定にして、0点(第2図)の電圧を観測しつ
つ、抵抗21のトリミングを開始する。0点の電圧が使
用時の外部定電圧源の電圧VIK達した所でファンクシ
冒ントリミングが終了する(第3図のB点)。
以上説明し友ように1本実施例では、トリミングの開始
から終了まで、過大な電流は流れない。
次に本発明の第2の実施例について図面を参照して説明
する。第4図(匂を参照すると1本発明の第2の実施例
は、外部定電圧源51と、この電圧源51に接続された
抵抗52と、この抵抗52にエミッタが接続されペース
及びコレクタが定電流源54に接続されたトランジスタ
53と、定電流源54と、トランジスタ530ベースに
ペースが接続されたトランジスタ56と、このトランジ
スタ56のエミッタに接続されたファンクシ璽ントリミ
ング用の抵抗55と、この抵抗55に接続された外部定
電流源58と、トランジスタ56のコレクタに接続され
友残シの部分の回路57とを含む、第4図(1)は、従
来のファンクシ曹ントリミングの回路で1例えばファン
クシ璽ントリミング用の抵抗45のトリミング前の抵抗
値が、トリミング後の抵抗値の中介とすると、トリミン
グ開始時のトランジスタ46のコレクタ電流は使用時の
それの約2倍となる。一方、本発明の第2の実施例であ
る第4図の(2)では、ファンクシ嘗ントリミングの目
的たる測定項目を測定しクク、外部定電流源58の電流
を増加させる。測定データが設定値に違したところで、
電流源O値を一定にして、D点の電圧を測定しつつ、抵
抗のトリミングを開始する。D点の電圧が使用時の外部
定電圧源の電圧に達しtところでファンクシ冒ントリミ
ングを終了する。
本実施例でも、トリミング実施中に回路には使用時を上
まわる過大電流は流れない。
本発明は以上説明したように1使用時に外部定電圧源が
接続されるファンクシ冒ントリミング用抵抗に、トリミ
ング時には外部定電流源を接続することによシ、トリミ
ング時に過大電流が流れるのを紡ぐ効果がある。
【図面の簡単な説明】
第1図は従来のファンクシ冒ントリミングの回路図、第
2図は本発明の第1の実施例の回路図。 第3図は本発明の第1の実施例のトリミング時の入力定
電流、出力電流、入力電圧の変化を示すグラフ、第4図
(2)は本発明の第2の実施例の回路図。 第4図(1)はその従来のファンクシ冒ントリミングの
回路図である。 なお図において、21・・・・・・トリミング用抵抗、
31・・・・・・外部定電流源、55・・・・・・トリ
ミング用抵抗、5B・・・・・・外部定電流源、である
。 卒l圀 誉2聞

Claims (1)

    【特許請求の範囲】
  1. 使用時に外部定電圧源が接続されるファンクシ冒ントリ
    ミング用抵抗を有する集積回路装置の調整方法において
    、外部定電流源ヲトリミング用抵抗に接続してトリミン
    グを行うことを特徴とするファンクシ璽ントリミングの
    方法。
JP56192516A 1981-11-30 1981-11-30 フアンクシヨントリミングの方法 Pending JPS5893365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56192516A JPS5893365A (ja) 1981-11-30 1981-11-30 フアンクシヨントリミングの方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56192516A JPS5893365A (ja) 1981-11-30 1981-11-30 フアンクシヨントリミングの方法

Publications (1)

Publication Number Publication Date
JPS5893365A true JPS5893365A (ja) 1983-06-03

Family

ID=16292579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56192516A Pending JPS5893365A (ja) 1981-11-30 1981-11-30 フアンクシヨントリミングの方法

Country Status (1)

Country Link
JP (1) JPS5893365A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079976A (ja) * 1983-10-07 1985-05-07 Fuji Xerox Co Ltd 厚膜型感熱記録ヘッドおよび厚膜型感熱記録ヘッドの抵抗値調整方法
JPS60192666A (ja) * 1984-03-13 1985-10-01 Mitsubishi Electric Corp サーマルヘッドの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079976A (ja) * 1983-10-07 1985-05-07 Fuji Xerox Co Ltd 厚膜型感熱記録ヘッドおよび厚膜型感熱記録ヘッドの抵抗値調整方法
JPS60192666A (ja) * 1984-03-13 1985-10-01 Mitsubishi Electric Corp サーマルヘッドの製造方法

Similar Documents

Publication Publication Date Title
JP3194604B2 (ja) バンドギャップ基準回路
JPH0149963B2 (ja)
JPH0153807B2 (ja)
JPS5866130A (ja) 半導体集積回路
US6310510B1 (en) Electronic circuit for producing a reference current independent of temperature and supply voltage
JPH01318308A (ja) 対数増幅器
JPS5893365A (ja) フアンクシヨントリミングの方法
JPH065493B2 (ja) 定電流供給回路
JPS60208106A (ja) 差動増幅器
JP3137154B2 (ja) 定電流回路内蔵ic
US4433302A (en) Amplifier with independent quiescent output voltage control
JP3130801B2 (ja) アッテネータ付エミッタ接地型増幅回路
JP2588164B2 (ja) 反転増幅器
JP2507081B2 (ja) 光集積回路
JP3266941B2 (ja) 定電流回路
JPH05281254A (ja) 半導体加速度センサ
JPH0828627B2 (ja) 増幅回路
JPS60238917A (ja) 定電流回路
JPH0330828B2 (ja)
JPH0820915B2 (ja) 定電流回路
JP2562870B2 (ja) フオトトランジスタの信号検出器
JPS5952321A (ja) 電流源回路
JPH0317123B2 (ja)
JP2551133B2 (ja) 定電流源回路
JPH0425567B2 (ja)