JPS5896771A - 静電誘導型トランジスタのモニタ−パタ−ン - Google Patents
静電誘導型トランジスタのモニタ−パタ−ンInfo
- Publication number
- JPS5896771A JPS5896771A JP56198262A JP19826281A JPS5896771A JP S5896771 A JPS5896771 A JP S5896771A JP 56198262 A JP56198262 A JP 56198262A JP 19826281 A JP19826281 A JP 19826281A JP S5896771 A JPS5896771 A JP S5896771A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- type
- static induction
- punch
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は実質的なゲート間隔を測定することができる
静電誘導型トランジスタのモニターパターンに関するも
のである。
静電誘導型トランジスタのモニターパターンに関するも
のである。
静電誘導型トランジスタの製造において、ゲート・ゲー
ト間隔はＩｄｓｓ、μなどの値を決める重要なパラメー
タである。そして、このゲート・ゲート間隔を測定する
ためのモニターパターンとして、ゲー）ＰＮ接合の空乏
層を利用したパンチスルー型Ｄｉが使用されてきた。
ト間隔はＩｄｓｓ、μなどの値を決める重要なパラメー
タである。そして、このゲート・ゲート間隔を測定する
ためのモニターパターンとして、ゲー）ＰＮ接合の空乏
層を利用したパンチスルー型Ｄｉが使用されてきた。
第１図は従来のパンチスルー型Ｄｉのモニターパターン
を示す断面図である。同図において、（１）はＮ生型半
導体基体、（２）はＮ−型エピタキシャル層、（３）は
パンチスルー型Ｄｉ部をなすＰ生型拡散層、（４）は熱
酸化膜、（５）は金属配線部（Ａｌ）である。
を示す断面図である。同図において、（１）はＮ生型半
導体基体、（２）はＮ−型エピタキシャル層、（３）は
パンチスルー型Ｄｉ部をなすＰ生型拡散層、（４）は熱
酸化膜、（５）は金属配線部（Ａｌ）である。
次に、このモニターパターンの形成工程ト、このモニタ
ーパターンを利用した拡散深さく幅）のコントロールに
利用する場合について説明する。
ーパターンを利用した拡散深さく幅）のコントロールに
利用する場合について説明する。
まず、Ｎ生型半導体基体（１）上にＮ−型エピタキシャ
ル層（２）を成長させる。そして、静電誘導型トランジ
スタのパターンと同一エピタキシャル層（２）上に熱酸
化膜（４）を形成したのち、写真製版技術により、パン
チスルー型Ｄｉ部に穴をあけて、Ｐ型厚電性をもつ不純
物、例えばボロンを拡散し、ＰＮ接合を２対形成する。
ル層（２）を成長させる。そして、静電誘導型トランジ
スタのパターンと同一エピタキシャル層（２）上に熱酸
化膜（４）を形成したのち、写真製版技術により、パン
チスルー型Ｄｉ部に穴をあけて、Ｐ型厚電性をもつ不純
物、例えばボロンを拡散し、ＰＮ接合を２対形成する。
このようにして形成したＰ十屋拡散層（３） 、 （３
）間に電圧をかけると、一方の空乏層がのび、他方の導
電層にその空乏層が達したときにブレークダウンが起こ
る。これがＰ重拡散層間の間隔と相関をもち、これを利
用して、拡散深さくａをコントロールするモニターとし
て利用するものである。
）間に電圧をかけると、一方の空乏層がのび、他方の導
電層にその空乏層が達したときにブレークダウンが起こ
る。これがＰ重拡散層間の間隔と相関をもち、これを利
用して、拡散深さくａをコントロールするモニターとし
て利用するものである。
しかしながら、従来の静電誘導型トランジスタのモニタ
ーパターンでは、パンチスルーＷＤｉ部はゲート拡散部
の端がカーブをもつため、Ｐ型拡散層間隔の最も狭い領
域、すなわち、Ｐ重拡散層表面部がパンチスルーをした
ときの電圧しか測定することができず、実際の静電誘導
型トランジスタのソース下部のピンチオフ部を測定でキ
ス、ソースの拡散による影響を完全にモニターすること
ができない欠点があった。
ーパターンでは、パンチスルーＷＤｉ部はゲート拡散部
の端がカーブをもつため、Ｐ型拡散層間隔の最も狭い領
域、すなわち、Ｐ重拡散層表面部がパンチスルーをした
ときの電圧しか測定することができず、実際の静電誘導
型トランジスタのソース下部のピンチオフ部を測定でキ
ス、ソースの拡散による影響を完全にモニターすること
ができない欠点があった。
したがって、この発明の目的は静電誘導型トランジスタ
のソース下部のピンチオフ部を測定することができると
共にソースの拡散自体もモニターすることができる静電
誘導型トランジスタのモニターパターンを提供するもの
である。
のソース下部のピンチオフ部を測定することができると
共にソースの拡散自体もモニターすることができる静電
誘導型トランジスタのモニターパターンを提供するもの
である。
このような目的を達成するため、この発明はパンチスル
ー型Ｄｉ部をなす拡散層の間に、ソースの拡散層と同一
拡散幅、同一導電型不純物、同−拡散深さをもつ拡散層
を設けるものであり、以下実施例を用いて詳細に説明す
る。
ー型Ｄｉ部をなす拡散層の間に、ソースの拡散層と同一
拡散幅、同一導電型不純物、同−拡散深さをもつ拡散層
を設けるものであり、以下実施例を用いて詳細に説明す
る。
第２図はこの発明に係る静電誘導型トランジスタのモニ
ターパターンの一実施例を示す断面図でおり、第３図は
第２図における半導体基板上からみたモニターパターン
（拡散部のみ）を示す平面図である。これらの図におい
て、（６）はソース拡散部に対応するＮ生型拡散層、（
力はこのＮ十拡散層（６）に接続する金属配線部、（８
）は前記Ｐ＋型拡散層（３）に接続シ、バンチスルー型
Ｄ１部のパンチスルーｔ 圧測定用のボンディングバッ
ト部である。
ターパターンの一実施例を示す断面図でおり、第３図は
第２図における半導体基板上からみたモニターパターン
（拡散部のみ）を示す平面図である。これらの図におい
て、（６）はソース拡散部に対応するＮ生型拡散層、（
力はこのＮ十拡散層（６）に接続する金属配線部、（８
）は前記Ｐ＋型拡散層（３）に接続シ、バンチスルー型
Ｄ１部のパンチスルーｔ 圧測定用のボンディングバッ
ト部である。
次に、とのモニターパターンの形成工程とこのモニター
パターンを利用して、実質的なゲート間隔を測定するた
めのモニターとして利用する場合について説明する。ま
ず、Ｎ＋＋半導体基体（１）上にＮ−型エピタキシャル
層（２）を成長させる。そして、静電誘導型トランジス
タのバター／と同一エピタキシャル層（２）上に熱酸化
膜（４）を形成したのち、写真製版技術により、パンチ
スルー型Ｄｉ部の穴をあけて、Ｐ型厚電性をもつ不純物
例えばボロンを拡散し、ＰＮ接合を２対形成する。そし
て、このＰ＋型拡散層（３） 、 （３）間にソース拡
散部と同一拡散幅、同−拡散深さで、同一導電型不純物
をもつ、例えばＮ＋型型数散層６）を形成する。このよ
うに形成したＰ＋型拡散層（３） 、 （３）間に電圧
をかけると、一方がら空乏層がのび、他方の導電層にそ
の空乏層が達したときにブレークダウンが起こるが、パ
ンチス＃−ＷＤＩのパンチスル一部はこのＮ生型拡散層
（６）の領域を通じてしか、パンチスルーすることがで
きない。すなわち、Ｐ＋型拡散層（３） 、 （３）間
のパンチスルー電圧はＮ＋Ｗ＋散層（６）のたべ最表面
でパンチスルーをしなくなる。この結果、静電誘導型ト
ランジスタのピンチオフ部の間隔をパンチスルー電圧と
の相関によりモニタすることができる。
パターンを利用して、実質的なゲート間隔を測定するた
めのモニターとして利用する場合について説明する。ま
ず、Ｎ＋＋半導体基体（１）上にＮ−型エピタキシャル
層（２）を成長させる。そして、静電誘導型トランジス
タのバター／と同一エピタキシャル層（２）上に熱酸化
膜（４）を形成したのち、写真製版技術により、パンチ
スルー型Ｄｉ部の穴をあけて、Ｐ型厚電性をもつ不純物
例えばボロンを拡散し、ＰＮ接合を２対形成する。そし
て、このＰ＋型拡散層（３） 、 （３）間にソース拡
散部と同一拡散幅、同−拡散深さで、同一導電型不純物
をもつ、例えばＮ＋型型数散層６）を形成する。このよ
うに形成したＰ＋型拡散層（３） 、 （３）間に電圧
をかけると、一方がら空乏層がのび、他方の導電層にそ
の空乏層が達したときにブレークダウンが起こるが、パ
ンチス＃−ＷＤＩのパンチスル一部はこのＮ生型拡散層
（６）の領域を通じてしか、パンチスルーすることがで
きない。すなわち、Ｐ＋型拡散層（３） 、 （３）間
のパンチスルー電圧はＮ＋Ｗ＋散層（６）のたべ最表面
でパンチスルーをしなくなる。この結果、静電誘導型ト
ランジスタのピンチオフ部の間隔をパンチスルー電圧と
の相関によりモニタすることができる。
また、Ｎ十拡散層（６）の拡散コントロールにも使用す
ることができる。
ることができる。
なお、以上の実施例ではＮチャンネルの静電誘導型トラ
ンジスタについて説明したが、Ｐチャンネルの静電誘導
盤トランジスタについても同様にできることはもちろん
である。
ンジスタについて説明したが、Ｐチャンネルの静電誘導
盤トランジスタについても同様にできることはもちろん
である。
以上詳細に説明したように、この発明に係る静電誘導型
トランジスタのモニターパターンによれば、実質的なゲ
ート・ゲート間隔を測定することができ、ソースの拡散
による影響を完全にモニターすることができる効果があ
る。
トランジスタのモニターパターンによれば、実質的なゲ
ート・ゲート間隔を測定することができ、ソースの拡散
による影響を完全にモニターすることができる効果があ
る。
１１．１図は従来のパンチスルー型Ｄｉのモニターパタ
ーンを示す断面図、第２図はこの発明に係る静電誘導型
トランジスタのモニターパターンの一実施例を示す断面
図、第３図は第２図における半導体基板上からみたモニ
ターパターン（拡散部のみ）を示す平面図である。 （１）・・・・Ｎ十型半導体基体、（２）・・・・Ｎ−
型エピタキシャル層、（３）・・・・Ｐ＋型拡散層、（
４）・・・・熱酸化膜、（５）・・・・金属配線部、（
６）・・・・Ｎ生型拡散層、（力・・・・金属配線部、
（８）・・・・ボンディングパット部。 なお、同一符号は同一または相当部分を示す。
ーンを示す断面図、第２図はこの発明に係る静電誘導型
トランジスタのモニターパターンの一実施例を示す断面
図、第３図は第２図における半導体基板上からみたモニ
ターパターン（拡散部のみ）を示す平面図である。 （１）・・・・Ｎ十型半導体基体、（２）・・・・Ｎ−
型エピタキシャル層、（３）・・・・Ｐ＋型拡散層、（
４）・・・・熱酸化膜、（５）・・・・金属配線部、（
６）・・・・Ｎ生型拡散層、（力・・・・金属配線部、
（８）・・・・ボンディングパット部。 なお、同一符号は同一または相当部分を示す。
Claims (1)
- 静電誘導型トランジスタのゲート・ゲート間隔の測定用
として、パンチスルー型Ｄｉ部をなす拡散層の間に、ソ
ースの拡散層と同一拡散幅、同一導電型不純物、同−拡
散深さをもつ拡散層を設けたことを特徴とする静電誘導
型トランジスタのモニターバタン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198262A JPS5896771A (ja) | 1981-12-04 | 1981-12-04 | 静電誘導型トランジスタのモニタ−パタ−ン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198262A JPS5896771A (ja) | 1981-12-04 | 1981-12-04 | 静電誘導型トランジスタのモニタ−パタ−ン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896771A true JPS5896771A (ja) | 1983-06-08 |
Family
ID=16388203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198262A Pending JPS5896771A (ja) | 1981-12-04 | 1981-12-04 | 静電誘導型トランジスタのモニタ−パタ−ン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896771A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5136879A (ja) * | 1974-09-24 | 1976-03-27 | Nippon Electric Co | Denkaikokatoranjisutanoseizohoho |
-
1981
- 1981-12-04 JP JP56198262A patent/JPS5896771A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5136879A (ja) * | 1974-09-24 | 1976-03-27 | Nippon Electric Co | Denkaikokatoranjisutanoseizohoho |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2410364A1 (fr) | Procede de fabrication d'avis d'isolement entre des dispositifs semi-conducteurs et dispositifs ainsi obtenus | |
| JPS5896771A (ja) | 静電誘導型トランジスタのモニタ−パタ−ン | |
| KR910016061A (ko) | 반도체장치 및 그 제조방법 | |
| KR940004807A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR980005865A (ko) | 저감된 지연변동을 갖는 전계효과 트랜지스터 | |
| KR960002889A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH01268172A (ja) | 半導体装置 | |
| JPS5819150B2 (ja) | ホ−ル素子 | |
| KR860001488A (ko) | 바이폴러 트랜지스터와 iil이 있는 반도체 장치 | |
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JPS6237816B2 (ja) | ||
| JPS622660A (ja) | 半導体装置 | |
| GB1428742A (en) | Semiconductor devices | |
| JPH03266468A (ja) | 電界効果トランジスタ | |
| JPS6269547A (ja) | 半導体装置 | |
| JPS62261167A (ja) | 半導体装置 | |
| JPH065751B2 (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS62128555A (ja) | 相補型半導体装置 | |
| JPS6177372A (ja) | 半導体装置 | |
| JPH0147010B2 (ja) | ||
| JPS61170068A (ja) | Ｍｏｓトランジスタ | |
| JPS60218874A (ja) | 半導体装置 | |
| JPS61102067A (ja) | 半導体装置 | |
| KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 | |
| JPS6083363A (ja) | Ｃ−ｍｏｓ集積回路装置 |