JPS5897839A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5897839A JPS5897839A JP56197345A JP19734581A JPS5897839A JP S5897839 A JPS5897839 A JP S5897839A JP 56197345 A JP56197345 A JP 56197345A JP 19734581 A JP19734581 A JP 19734581A JP S5897839 A JPS5897839 A JP S5897839A
- Authority
- JP
- Japan
- Prior art keywords
- vessel
- semiconductor device
- container
- flip chip
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/741—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including a cavity for storing a finished or partly finished device during manufacturing or mounting, e.g. for an IC package or for a chip
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフリップチップを使用した半導体装置の表型方
法に胸する。
法に胸する。
周知のように、フリップチップを使用して半導体装置を
製造する場合、製造工程の途中で、フリップチップを半
導体装置用容器に載置接合する碌に、表要反転すること
が必要である。第１図及び第２図によりＢ５？、明する
。第１図において半導体クエハ（１）上に複数個同時に
形成されたフリップチップ（２）け、半導体装置用容器
に載置接合するに先立って、これを個々の７リツプチツ
プに境界線において切断分割しなければならない。境界
線Ｃ通常ダイシングラインと称する。）は、半導体クエ
ハの２つの工面のうち、半導体素子を形成し、かつ外部
のｔｔ極と接合する目的で接続用電極ｔａｌ （１１％
バンプと称する。）を、没けた側の主面（１−１）に設
けられているので、半導体クエハを正確に境界線におい
てジノ断分割するには、前記の境界線の存在する主面、
従って接続用電極（３１の在接する側の主面を上向きに
して切断９分割しなければならない。その結果、切断後
の７リツプチツプ（３）も前記の土面を上向きにして存
在することＫなる。しかるに第２図に示すように、分割
後の７リツプチツプ（２）を半導体装置用容器（４）上
に＠置し、プリップチップ上の接続用電極（３）と半導
体装置用容器上の外部電極端子（５）を接合する場合に
は、接枕用−′屯極の存在する側の主面（１−１）を下
向きにして接合作業を行うので、分割後、接合前に何ら
かの方法でプリップチップを反転しなければならないの
である。この反（を鎌って、半導体フェノ）を上述した
のと逆の向きに直いて切断９分割するとか、或いは半導
体装置用容器を上下逆向きに配直することは、実用土、
作業性上不可能である。
製造する場合、製造工程の途中で、フリップチップを半
導体装置用容器に載置接合する碌に、表要反転すること
が必要である。第１図及び第２図によりＢ５？、明する
。第１図において半導体クエハ（１）上に複数個同時に
形成されたフリップチップ（２）け、半導体装置用容器
に載置接合するに先立って、これを個々の７リツプチツ
プに境界線において切断分割しなければならない。境界
線Ｃ通常ダイシングラインと称する。）は、半導体クエ
ハの２つの工面のうち、半導体素子を形成し、かつ外部
のｔｔ極と接合する目的で接続用電極ｔａｌ （１１％
バンプと称する。）を、没けた側の主面（１−１）に設
けられているので、半導体クエハを正確に境界線におい
てジノ断分割するには、前記の境界線の存在する主面、
従って接続用電極（３１の在接する側の主面を上向きに
して切断９分割しなければならない。その結果、切断後
の７リツプチツプ（３）も前記の土面を上向きにして存
在することＫなる。しかるに第２図に示すように、分割
後の７リツプチツプ（２）を半導体装置用容器（４）上
に＠置し、プリップチップ上の接続用電極（３）と半導
体装置用容器上の外部電極端子（５）を接合する場合に
は、接枕用−′屯極の存在する側の主面（１−１）を下
向きにして接合作業を行うので、分割後、接合前に何ら
かの方法でプリップチップを反転しなければならないの
である。この反（を鎌って、半導体フェノ）を上述した
のと逆の向きに直いて切断９分割するとか、或いは半導
体装置用容器を上下逆向きに配直することは、実用土、
作業性上不可能である。
このツリツブチップ反転の方法として、従来は、半導体
装置用容器に接合する前に、フリップチップをピンセッ
ト等の工具で保持し、−個一個手作業で反転させるか、
或いは、自動の機械で接合作業を行う場合には、１１回
次−個のツリツブチップを恵沢保持して反転させる機構
と、次に反転した７リツプチツプを接合させる機構とを
慟えることにより対処して米た。そのだめ、手作業の場
合においては作業性が甚だ忌＜、自動の機械においても
一個ずつ反転させるためｆ４’Ｑ率が悪く、かつ保持反
転の為の機構が複雑で、健計上も保守上も困難を来すと
いう欠点を有していた。
装置用容器に接合する前に、フリップチップをピンセッ
ト等の工具で保持し、−個一個手作業で反転させるか、
或いは、自動の機械で接合作業を行う場合には、１１回
次−個のツリツブチップを恵沢保持して反転させる機構
と、次に反転した７リツプチツプを接合させる機構とを
慟えることにより対処して米た。そのだめ、手作業の場
合においては作業性が甚だ忌＜、自動の機械においても
一個ずつ反転させるためｆ４’Ｑ率が悪く、かつ保持反
転の為の機構が複雑で、健計上も保守上も困難を来すと
いう欠点を有していた。
本発明は、複数の７リツプチツプを一担分割後の向きの
ままに配直し、しかる後複数のプリップチップを同時に
一括して反転させることにより、上記の従来の方法の欠
点を解決しようとするものである。以下本発明のＸ施例
を第８図によって説明する。
ままに配直し、しかる後複数のプリップチップを同時に
一括して反転させることにより、上記の従来の方法の欠
点を解決しようとするものである。以下本発明のＸ施例
を第８図によって説明する。
第８図は本発明の一実施例を示すものである。
第８図（ｍｌにおいて、容器（６１は、７リツプチツプ
（２）を、接続用電極］３）を上向きにしたまま、つま
り、分割後のそのままの向きに収納する馬のもので、複
数のポケツ）（６−１）内に７リツプチツプを各１個収
納する。分割後の同きのま＼に反転することなく収納す
るのであるから、この作業は、手作業、機械による自動
を問わず容易である。灰に第８図（ｂ＋に示すように容
器（６）とはソ同形状を何し、ポケット（７−１）がポ
ケット（６−１） と相対するように没けられたオニ
の容器（７）を容器（６）上に覆せる。然る後、容器（
６）。
（２）を、接続用電極］３）を上向きにしたまま、つま
り、分割後のそのままの向きに収納する馬のもので、複
数のポケツ）（６−１）内に７リツプチツプを各１個収
納する。分割後の同きのま＼に反転することなく収納す
るのであるから、この作業は、手作業、機械による自動
を問わず容易である。灰に第８図（ｂ＋に示すように容
器（６）とはソ同形状を何し、ポケット（７−１）がポ
ケット（６−１） と相対するように没けられたオニ
の容器（７）を容器（６）上に覆せる。然る後、容器（
６）。
オニの容器（７）が対向密着した状態のまま、両者を上
下反転させる。容器は寸法も大きく、かつフリップチッ
プ（２）のように破損しやすく、保持に注意を惨するも
のでもないから、手作業、自動作業を問わずこの反転の
谷易なことは言うまでもない。
下反転させる。容器は寸法も大きく、かつフリップチッ
プ（２）のように破損しやすく、保持に注意を惨するも
のでもないから、手作業、自動作業を問わずこの反転の
谷易なことは言うまでもない。
第８図１０１は、反転後、容器（６）を除去した状態を
示すものである。フリップチップ（２）は、接続用電極
（３１を上向きにして、オニの容器（７）のポケット（
７−１３内に各−個ずつ配列しているので、この後、フ
リップチップを順次とシだして半導体装置用容器への載
置接合作業を行なうのは極めて容易となる。
示すものである。フリップチップ（２）は、接続用電極
（３１を上向きにして、オニの容器（７）のポケット（
７−１３内に各−個ずつ配列しているので、この後、フ
リップチップを順次とシだして半導体装置用容器への載
置接合作業を行なうのは極めて容易となる。
以上述べたように、本発明になる半導体装置の製造方法
によれば、容易に７リツプチツプの反転を行うことが出
来るので、フリップチップを使用した半導体装置の装造
上、生産性の向上という効果を奏するものである。
によれば、容易に７リツプチツプの反転を行うことが出
来るので、フリップチップを使用した半導体装置の装造
上、生産性の向上という効果を奏するものである。
第１図ｔＪＬｌは、プリップチップを複数含んでなる半
導体クエハの模式的平面図、オ五図１ｂ＋け、オ１図（
ｍｌの半導体クエハの中心線における模式的断面図、第
８図は、フリップチップの半導体装置用容器への接合を
示す部分的断面図、第３図は１本発明になる半導体装置
の製造方法の一実施例を示す模式的断面図である。 ＋１１は半導体クエハ、（１−１）は主面、（２）はツ
リツブチップ、（３）け接続用電゛極、（４）は半導体
装置用容器、（５）は外部′電極端子、（６）は容器、
（６−１）けボケツ）、（７）けオニの容器、（？−１
）はポケット。 図中、同一番号は、同一、または相当部分を示す。 代理人 葛 野 信 − 第１図 １ 第２図 第３図
導体クエハの模式的平面図、オ五図１ｂ＋け、オ１図（
ｍｌの半導体クエハの中心線における模式的断面図、第
８図は、フリップチップの半導体装置用容器への接合を
示す部分的断面図、第３図は１本発明になる半導体装置
の製造方法の一実施例を示す模式的断面図である。 ＋１１は半導体クエハ、（１−１）は主面、（２）はツ
リツブチップ、（３）け接続用電゛極、（４）は半導体
装置用容器、（５）は外部′電極端子、（６）は容器、
（６−１）けボケツ）、（７）けオニの容器、（？−１
）はポケット。 図中、同一番号は、同一、または相当部分を示す。 代理人 葛 野 信 − 第１図 １ 第２図 第３図
Claims (1)
- ブリップチップを使用して半導体装置を製造する方法に
おいて、複数の７リツプチツプを、その半導体素子の形
成された側の主面を上向きにして配置する工程と、前記
配置後の複数の７リツプチツプを同時に反転して、上記
主面を下向きに配置する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197345A JPS5897839A (ja) | 1981-12-07 | 1981-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197345A JPS5897839A (ja) | 1981-12-07 | 1981-12-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897839A true JPS5897839A (ja) | 1983-06-10 |
Family
ID=16372926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197345A Pending JPS5897839A (ja) | 1981-12-07 | 1981-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897839A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770581B2 (ja) * | 1984-03-22 | 1995-07-31 | エスジーエス―トムソン マイクロエレクトロニクス インコーポレイテッド | 集積回路ダイの反転装置 |
| US6716665B2 (en) | 2000-05-12 | 2004-04-06 | Fujitsu Limited | Method of mounting chip onto printed circuit board in shortened working time |
-
1981
- 1981-12-07 JP JP56197345A patent/JPS5897839A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770581B2 (ja) * | 1984-03-22 | 1995-07-31 | エスジーエス―トムソン マイクロエレクトロニクス インコーポレイテッド | 集積回路ダイの反転装置 |
| US6716665B2 (en) | 2000-05-12 | 2004-04-06 | Fujitsu Limited | Method of mounting chip onto printed circuit board in shortened working time |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6286499B1 (en) | Method of cutting and separating a bent board into individual small divisions | |
| EP0113763B1 (en) | Lead frame and method | |
| JPS5897839A (ja) | 半導体装置の製造方法 | |
| JPH04196263A (ja) | 半導体集積回路 | |
| JPS59220947A (ja) | 半導体装置の製造方法 | |
| JP5005605B2 (ja) | パッケージ基板の切削方法 | |
| JPH0722177B2 (ja) | ウェハの移し替え装置 | |
| US20090155981A1 (en) | Method and apparatus for singulating integrated circuit chips | |
| JPS5487173A (en) | Semiconductor device | |
| JPS5887340U (ja) | 半導体装置の製造装置 | |
| JPS58137209A (ja) | 半導体装置の製造方法 | |
| TWI283023B (en) | Wafer level packaging process | |
| CN101281875A (zh) | 晶粒自动对位、以及堆栈式封装结构及其制造方法 | |
| JPH09326372A (ja) | 半導体ウエハの分割方法 | |
| JPS5630732A (en) | Mounting method of semiconductor pellet | |
| CN208189568U (zh) | 一种用于晶粒转移的漏斗式翻回板 | |
| JPS5358764A (en) | Bonding method of flip chip | |
| JPS5956742U (ja) | 半導体素子取扱いリング | |
| JP2987549B2 (ja) | 電力用半導体装置 | |
| JPS6428863A (en) | Semiconductor wafer | |
| JPS6329532A (ja) | フイルムキヤリアパツケ−ジ | |
| JPH04188818A (ja) | 半導体ウエハ | |
| JPS5382261A (en) | Semiconductor wafer dicing method | |
| JPS6475207A (en) | Treatment device for wafer | |
| JPS5694638A (en) | Method and device for bonding of pellet |