JPS5910580B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents
ハンドウタイソウチノセイゾウホウホウInfo
- Publication number
- JPS5910580B2 JPS5910580B2 JP13845875A JP13845875A JPS5910580B2 JP S5910580 B2 JPS5910580 B2 JP S5910580B2 JP 13845875 A JP13845875 A JP 13845875A JP 13845875 A JP13845875 A JP 13845875A JP S5910580 B2 JPS5910580 B2 JP S5910580B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- wiring
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、半導体装置の製
造における多層配線の改良方法を提供するものである。
造における多層配線の改良方法を提供するものである。
一例の半導体装置におけるバイポーラＩＣ等において機
能素子を形成したのち電極配線がなされるが、工Ｃの高
度集積化のために配線層は電気絶縁層を介して複数層形
成されるいわゆる多層配線が適用される。
能素子を形成したのち電極配線がなされるが、工Ｃの高
度集積化のために配線層は電気絶縁層を介して複数層形
成されるいわゆる多層配線が適用される。
ＩＣの製造課程における表面構造について急な段部や突
起は、これにさらに重畳して膜被着等の加工が施される
に従つて表面形状は複雑となり、ＩＣの電気的特性を損
するに至る。多層配線構造のＩＣの製造において電気絶
縁層としてシリコンの低温形成酸化膜が多く適用される
が、これは上記急な段部や突起の部位において異常成長
を生じやすく、したがつてこれに積層して形成される配
線層に断線等の事故をもたらすという重大な欠点がある
。ｆ記を第１図によつて説明する。まず基板１の１主面
にアルミニウムを蒸着しこれに写真蝕刻を施して所定形
状のパターンの第１の配線層２、２’に形成する（図ａ
）。なお、図示の基板１は断面の細部は省略して表示さ
れているが、ここにいう基板は、例えば電極領域が形成
され主面がＳｉＯ２膜で被覆されたシリコン基板にして
前記電極領域の導出配線が施されるものにおける上記Ｓ
ｉＯ２膜、電極領域、および前記電極領域導出のためＳ
ｉＯ２膜の開孔等が設けられたものとしている。次に一
例のＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）法により電気絶縁層のＳｉＯ２層３を被着す
る（図ｂ）。上記において第１の配線層の幅方向の肩端
部に被着された一部の５１０、層（図ｂにおける矢印端
）は異常成長にて膜質も劣る。次に前記に重畳してアル
ミニウムを蒸着し写真蝕刻により所定形状のパターンの
第２の配線層４を形成する（図ｃ）。なお前記図ｃの要
部の状況を図ｄに示す。同図からも明らかなように、被
着されたＳｉＯ２層において、これが第１の配線層の幅
方向の肩端部に被着された部分は異常成長であるためこ
の部分の上部に積層被着された第２の配線層４は、その
一部に欠如部５を生ずる。このため第２の配線層は高抵
抗となり、あるいは断線したりなどの事故につながる欠
点がある。上記の対策としてＳｉＯ２層の成長温度を７
００℃近く低く設定することにより上記に対しては好適
するが、配線層がアルミニウムであるときは上記加熱に
よつて基板に拡散導入されて半導体装置の電気特性を損
する欠点がある。また配線層の形成における写真蝕刻に
テーパーエツチングを施してＳｉＯ２層の異常成長を防
止する手段があるが、テーパーエツチングは再現性に乏
しいという欠点がある。
起は、これにさらに重畳して膜被着等の加工が施される
に従つて表面形状は複雑となり、ＩＣの電気的特性を損
するに至る。多層配線構造のＩＣの製造において電気絶
縁層としてシリコンの低温形成酸化膜が多く適用される
が、これは上記急な段部や突起の部位において異常成長
を生じやすく、したがつてこれに積層して形成される配
線層に断線等の事故をもたらすという重大な欠点がある
。ｆ記を第１図によつて説明する。まず基板１の１主面
にアルミニウムを蒸着しこれに写真蝕刻を施して所定形
状のパターンの第１の配線層２、２’に形成する（図ａ
）。なお、図示の基板１は断面の細部は省略して表示さ
れているが、ここにいう基板は、例えば電極領域が形成
され主面がＳｉＯ２膜で被覆されたシリコン基板にして
前記電極領域の導出配線が施されるものにおける上記Ｓ
ｉＯ２膜、電極領域、および前記電極領域導出のためＳ
ｉＯ２膜の開孔等が設けられたものとしている。次に一
例のＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）法により電気絶縁層のＳｉＯ２層３を被着す
る（図ｂ）。上記において第１の配線層の幅方向の肩端
部に被着された一部の５１０、層（図ｂにおける矢印端
）は異常成長にて膜質も劣る。次に前記に重畳してアル
ミニウムを蒸着し写真蝕刻により所定形状のパターンの
第２の配線層４を形成する（図ｃ）。なお前記図ｃの要
部の状況を図ｄに示す。同図からも明らかなように、被
着されたＳｉＯ２層において、これが第１の配線層の幅
方向の肩端部に被着された部分は異常成長であるためこ
の部分の上部に積層被着された第２の配線層４は、その
一部に欠如部５を生ずる。このため第２の配線層は高抵
抗となり、あるいは断線したりなどの事故につながる欠
点がある。上記の対策としてＳｉＯ２層の成長温度を７
００℃近く低く設定することにより上記に対しては好適
するが、配線層がアルミニウムであるときは上記加熱に
よつて基板に拡散導入されて半導体装置の電気特性を損
する欠点がある。また配線層の形成における写真蝕刻に
テーパーエツチングを施してＳｉＯ２層の異常成長を防
止する手段があるが、テーパーエツチングは再現性に乏
しいという欠点がある。
そこで、第１図ｂにおけるＳ！０２層３を充分厚く、す
なわち、配線層２をこえる層厚に第１図ｅに示すＳｉＯ
２層３′を被着し、これに示される破線位置までエツチ
ングを施し第１図ｆの如く平担面を形成する手段が知ら
れている。
なわち、配線層２をこえる層厚に第１図ｅに示すＳｉＯ
２層３′を被着し、これに示される破線位置までエツチ
ングを施し第１図ｆの如く平担面を形成する手段が知ら
れている。
しかし、叙上の手段によつて形成されたＳｉＯ２層３″
の露出面において、配線層の幅方向の肩端部ではＳｉＯ
２のＣＶＤ成長が異常成長しており、その膜質が劣る点
はすでに述べたところと変わらない。
の露出面において、配線層の幅方向の肩端部ではＳｉＯ
２のＣＶＤ成長が異常成長しており、その膜質が劣る点
はすでに述べたところと変わらない。
エツチングされた面も膜質の劣る部分では平担に達せら
れず、複雑な凹面部を形成し、のちの工程に悪影響をお
よぼす欠点がある。したがつて、この上に形成される第
２の配線層４に欠如部を生ずるなどの欠点は解決されな
い。この発明は上記従来の半導体装置の製造方法におけ
る欠点を改良し、多層配線を要するＣの製造について良
質の多層配線を容易に形成できるようにしたものである
。
れず、複雑な凹面部を形成し、のちの工程に悪影響をお
よぼす欠点がある。したがつて、この上に形成される第
２の配線層４に欠如部を生ずるなどの欠点は解決されな
い。この発明は上記従来の半導体装置の製造方法におけ
る欠点を改良し、多層配線を要するＣの製造について良
質の多層配線を容易に形成できるようにしたものである
。
この発明にかかる半導体装置の製造方法は、基板上に第
１の配線層を形成したのちシリカを含む溶液を流動塗着
しシリカフイルムを形成し、このシリカフイルムに第１
の配線層よりも薄くＣＶＤ法により第１の電気絶縁層を
被着し、この電気絶縁層の露出面の凸部にエツチングを
施したのち第２の電気絶縁層を被着することによつて多
層配線を形成することを特徴とするものである。
１の配線層を形成したのちシリカを含む溶液を流動塗着
しシリカフイルムを形成し、このシリカフイルムに第１
の配線層よりも薄くＣＶＤ法により第１の電気絶縁層を
被着し、この電気絶縁層の露出面の凸部にエツチングを
施したのち第２の電気絶縁層を被着することによつて多
層配線を形成することを特徴とするものである。
以下にこの発明の一実施例につき図面を参照して詳細に
説明する。
説明する。
第２図ａにおいて基板１の１主面にアルミニウムの第１
の配線層２，２′を形成する。
の配線層２，２′を形成する。
なお、上記図示の基板は断面の細部表示、たとえばシリ
コン基板における電極領域、配線層と基板の間のＳｌＯ
２膜、電極領域導出のためのＳｌＯ２膜の開孔等は省略
して単に１で図面に示す基板としｂ次に上面、即ち主面
の露出部と配線層の露出部にシリカフイルム１１を被着
する。このシリカフイルムの形成は一例の０ＣＤ（商品
名、東京応化ＫＫ製１１％（重量）ＳｉＯ２含有）をス
ピンナ（回転数４２００ＲＰＭ）で塗着したのち空気中
にて２２０℃，１０分間のベーキングを施すことによつ
て被着を強固にし３０００λ程度の層厚が得られる。ま
たはＰ２Ｏ５を１ｇｒ．程度５．９％シリカフイルム１
００７ｎ１溶液に配合したものでもよく、前記と同様の
回転塗着および加熱処理を施して約２０００λの層厚が
得られる。次に図ｂに示すように、第１のＳｉＯ２層１
３を一例としてＣＶＤ法により被着する。
コン基板における電極領域、配線層と基板の間のＳｌＯ
２膜、電極領域導出のためのＳｌＯ２膜の開孔等は省略
して単に１で図面に示す基板としｂ次に上面、即ち主面
の露出部と配線層の露出部にシリカフイルム１１を被着
する。このシリカフイルムの形成は一例の０ＣＤ（商品
名、東京応化ＫＫ製１１％（重量）ＳｉＯ２含有）をス
ピンナ（回転数４２００ＲＰＭ）で塗着したのち空気中
にて２２０℃，１０分間のベーキングを施すことによつ
て被着を強固にし３０００λ程度の層厚が得られる。ま
たはＰ２Ｏ５を１ｇｒ．程度５．９％シリカフイルム１
００７ｎ１溶液に配合したものでもよく、前記と同様の
回転塗着および加熱処理を施して約２０００λの層厚が
得られる。次に図ｂに示すように、第１のＳｉＯ２層１
３を一例としてＣＶＤ法により被着する。
このＳｉＯ２層は配線層よりも薄く形成されるので配線
層上部において基板上部より突起し凸部１３ａを形成す
る。さらに写真蝕刻のためのレジスト膜６を被着したの
ちこのレジスト膜の凸部部分を除去する。ついで一例の
ＮＨ４Ｆを用いてＳｉＯ？第１のＳｌＯ２層１３の凸部
１３ａに対しエツチングを施し図ｃの如くなる。ここで
第１のＳｉＯ２層１３は配線層の近傍における膜質が良
質であるので、一般に１〜２μ厚の配線層の層厚の約？
以上あれば充分である。また上記ＳｉＯ２層に対するエ
ツチングのパターンは、一例として電極部分におけるＳ
ｌＯ２層形成時に得られた情報から写真蝕刻に適用する
マスクを作製しこれによつて行なつた。
層上部において基板上部より突起し凸部１３ａを形成す
る。さらに写真蝕刻のためのレジスト膜６を被着したの
ちこのレジスト膜の凸部部分を除去する。ついで一例の
ＮＨ４Ｆを用いてＳｉＯ？第１のＳｌＯ２層１３の凸部
１３ａに対しエツチングを施し図ｃの如くなる。ここで
第１のＳｉＯ２層１３は配線層の近傍における膜質が良
質であるので、一般に１〜２μ厚の配線層の層厚の約？
以上あれば充分である。また上記ＳｉＯ２層に対するエ
ツチングのパターンは、一例として電極部分におけるＳ
ｌＯ２層形成時に得られた情報から写真蝕刻に適用する
マスクを作製しこれによつて行なつた。
次に図ｄに示す如く第２のＳｉＯ２層１３′を被着し、
さらに第２の配線層１４を被着形成する。
さらに第２の配線層１４を被着形成する。
すなわち、この第２のＳｉＯ２層１３′により第１、第
２の両配線層間の電気絶縁が完成されるとともに露出面
の平面性も向上するので、第２の配線層の配設が容易か
つ良質に達成される。この発明によれば、多層配線のＣ
を形成するにあたり、まず、基板上に配線層を設けたの
ち、シリカを含む粘稠溶液を塗着してシリカフイルムを
形成し、ついでＣＶＤ法によるＳｉＯ２膜を積層させて
被着するので、その膜質が均一であるという顕著な利点
がある。
２の両配線層間の電気絶縁が完成されるとともに露出面
の平面性も向上するので、第２の配線層の配設が容易か
つ良質に達成される。この発明によれば、多層配線のＣ
を形成するにあたり、まず、基板上に配線層を設けたの
ち、シリカを含む粘稠溶液を塗着してシリカフイルムを
形成し、ついでＣＶＤ法によるＳｉＯ２膜を積層させて
被着するので、その膜質が均一であるという顕著な利点
がある。
これに対し、従来方法にあつては電気絶縁層は基板の酸
化膜と配線層との両者に被着された。そこで、このよう
に被着体が相違した夫々の表面にＣＶＤ被着されるＳｉ
Ｏ２層（電気絶縁層）はその層質に差があることを実験
により確かめた。すなわち、写真で示す第３図Ａ，ｂは
この発明による被着状況を示し図ａは斜視（一部断面）
、図ｂは断面を夫々示すものである。
化膜と配線層との両者に被着された。そこで、このよう
に被着体が相違した夫々の表面にＣＶＤ被着されるＳｉ
Ｏ２層（電気絶縁層）はその層質に差があることを実験
により確かめた。すなわち、写真で示す第３図Ａ，ｂは
この発明による被着状況を示し図ａは斜視（一部断面）
、図ｂは断面を夫々示すものである。
図において第１の電気絶縁層の基板主面被着部から配線
層への移行部はなだらかで鈍角をなし、しかも層質も基
板の主面部と変りなく均質であるという大きな特徴があ
る。参考のために第４図に示す従来の方法によるものと
比較されたい。従来のものは前記移行部が鋭角である上
に著るしく屈折している。また層質も基板主面部の部分
と異なる。第５図ａに上記部分につきこの発明による形
状の特徴を、また、同図ｂに従来の方法によるものを夫
々断面図示した。上述の如くこの発明によればまず第１
の電気絶縁層がシリカフイルム上だけに被着されるので
その層質が均一であり、形状もなだらかである。さらに
凸部に対しエツチングを施してさらになだらかにした上
に第２の配線層を被着形成するのでこの層の層質も均一
となる上にこのパターン化のためのエツチングも精度が
向土する。したがつて上記の積み重ねになる多層配線が
容易であると同時に良質に達成しうるという利点がある
。またＩＣの集積度を増大する上に著効がある。
層への移行部はなだらかで鈍角をなし、しかも層質も基
板の主面部と変りなく均質であるという大きな特徴があ
る。参考のために第４図に示す従来の方法によるものと
比較されたい。従来のものは前記移行部が鋭角である上
に著るしく屈折している。また層質も基板主面部の部分
と異なる。第５図ａに上記部分につきこの発明による形
状の特徴を、また、同図ｂに従来の方法によるものを夫
々断面図示した。上述の如くこの発明によればまず第１
の電気絶縁層がシリカフイルム上だけに被着されるので
その層質が均一であり、形状もなだらかである。さらに
凸部に対しエツチングを施してさらになだらかにした上
に第２の配線層を被着形成するのでこの層の層質も均一
となる上にこのパターン化のためのエツチングも精度が
向土する。したがつて上記の積み重ねになる多層配線が
容易であると同時に良質に達成しうるという利点がある
。またＩＣの集積度を増大する上に著効がある。
第１図ａないしｃは半導体装置の従来のＩＣの製造方法
を程順に示すいずれも断面図、第１図ｄは図ｃの一部を
さらに示す断面図、第１図ｅおよびｆは図ａにつづき従
来の別の製造方法を程順に示すいずれも断面図、第２図
ａないしｄは半導体装置の１実施例の製造方法を程順に
示すいずれも断面図、第３図Ａ，ｂはこの発明にかかる
１実施例のＩＣにおける配線層近傍の状況を写真（倍率
３０００倍）で示し、ａは一部断面斜視で、らは断面で
夫々示すもの、第４図は従来のＩＣにおける配線層近傍
の状況を示す写真で第３図のａおよびｂに夫々対応する
もの、第５図ａは第３図の写真によつて示された配線層
近傍の状態をさらに説明するための断面図、同図ｂは第
４図の写真によつて示された配線層近傍の状態をさらに
説明するための断面図である。 なお、図中同一符号は同一または相当部分を夫々示すも
のとする。１・・・・・・シリコン基板、２・・・・・
・第１の配線層（アルミニウム層）、１１・・・・・・
シリカフイルム、１３・・・・・・第１のＳｌＯ２層、
１３／・・・・・・第２のＳｉＯ２層、１４・・・・・
・第２の配線層（アルミニウム層）。
を程順に示すいずれも断面図、第１図ｄは図ｃの一部を
さらに示す断面図、第１図ｅおよびｆは図ａにつづき従
来の別の製造方法を程順に示すいずれも断面図、第２図
ａないしｄは半導体装置の１実施例の製造方法を程順に
示すいずれも断面図、第３図Ａ，ｂはこの発明にかかる
１実施例のＩＣにおける配線層近傍の状況を写真（倍率
３０００倍）で示し、ａは一部断面斜視で、らは断面で
夫々示すもの、第４図は従来のＩＣにおける配線層近傍
の状況を示す写真で第３図のａおよびｂに夫々対応する
もの、第５図ａは第３図の写真によつて示された配線層
近傍の状態をさらに説明するための断面図、同図ｂは第
４図の写真によつて示された配線層近傍の状態をさらに
説明するための断面図である。 なお、図中同一符号は同一または相当部分を夫々示すも
のとする。１・・・・・・シリコン基板、２・・・・・
・第１の配線層（アルミニウム層）、１１・・・・・・
シリカフイルム、１３・・・・・・第１のＳｌＯ２層、
１３／・・・・・・第２のＳｉＯ２層、１４・・・・・
・第２の配線層（アルミニウム層）。
Claims (1)
- １ 基板上に第１の配線層を被着形成する工程、前記基
板の露出部と配線層の露出部にシリカを含む溶液を流動
塗着しシリカフィルムを形成する工程、前記シリカフィ
ルムに第１の配線層よりも薄くＣＶＤ法により第１の電
気絶縁層を被着する工程、前記電気絶縁層の露出面の凸
部にエッチングを施す工程、ついで第２の電気絶縁層を
被着する工程、前記電気絶縁層に積層して第２の配線層
を被着形成する工程を具備した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13845875A JPS5910580B2 (ja) | 1975-11-18 | 1975-11-18 | ハンドウタイソウチノセイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13845875A JPS5910580B2 (ja) | 1975-11-18 | 1975-11-18 | ハンドウタイソウチノセイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5261981A JPS5261981A (en) | 1977-05-21 |
| JPS5910580B2 true JPS5910580B2 (ja) | 1984-03-09 |
Family
ID=15222479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13845875A Expired JPS5910580B2 (ja) | 1975-11-18 | 1975-11-18 | ハンドウタイソウチノセイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910580B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04118116U (ja) * | 1991-04-01 | 1992-10-22 | 三菱農機株式会社 | トラクタにおけるフイルター |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181029A (ja) * | 1983-03-31 | 1984-10-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6151848A (ja) * | 1984-08-21 | 1986-03-14 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JP2013062473A (ja) * | 2011-09-15 | 2013-04-04 | Toppan Printing Co Ltd | 配線基板およびその製造方法 |
-
1975
- 1975-11-18 JP JP13845875A patent/JPS5910580B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04118116U (ja) * | 1991-04-01 | 1992-10-22 | 三菱農機株式会社 | トラクタにおけるフイルター |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5261981A (en) | 1977-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5819129B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPS6254454A (ja) | 集積回路上の絶縁性構成体及びその製造方法 | |
| JPH07120650B2 (ja) | スピンオンしたゲルマニウムガラス | |
| JPS5910580B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS63202939A (ja) | 多層配線の製造方法 | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| JPH035656B2 (ja) | ||
| JPH04322448A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS5969950A (ja) | 多層配線形成方法 | |
| JPS6165454A (ja) | 半導体装置の製造方法 | |
| JPS6281732A (ja) | 絶縁膜の平坦化方法 | |
| JPS5917540B2 (ja) | 半導体装置の配線形成方法 | |
| JPH01205439A (ja) | 素子分離方法 | |
| JPH022619A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPS5839033A (ja) | 半導体装置の製造方法 | |
| JPS6125219B2 (ja) | ||
| JPS6262041B2 (ja) | ||
| JPS60226141A (ja) | 半導体装置の製造方法 | |
| JPS60150647A (ja) | 半導体装置の製造方法 | |
| JPS6018144B2 (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 |