JPH07120650B2 - スピンオンしたゲルマニウムガラス - Google Patents

スピンオンしたゲルマニウムガラス

Info

Publication number
JPH07120650B2
JPH07120650B2 JP61144019A JP14401986A JPH07120650B2 JP H07120650 B2 JPH07120650 B2 JP H07120650B2 JP 61144019 A JP61144019 A JP 61144019A JP 14401986 A JP14401986 A JP 14401986A JP H07120650 B2 JPH07120650 B2 JP H07120650B2
Authority
JP
Japan
Prior art keywords
layer
glass
solution
binary
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61144019A
Other languages
English (en)
Other versions
JPS6242537A (ja
Inventor
アイ．レーラー ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUEACHAIRUDO SEMIKONDAKUTA CORP
Original Assignee
FUEACHAIRUDO SEMIKONDAKUTA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUEACHAIRUDO SEMIKONDAKUTA CORP filed Critical FUEACHAIRUDO SEMIKONDAKUTA CORP
Publication of JPS6242537A publication Critical patent/JPS6242537A/ja
Publication of JPH07120650B2 publication Critical patent/JPH07120650B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Glass Melting And Manufacturing (AREA)

Description

【発明の詳細な説明】 本発明は、より小さな寸法へデバイスをスケールダウン
即ち縮小させ且つダイ上の種々のデバイスを互いに結合
するメタル及びポリシリコン相互接続パターンの複雑性
を増加させるのに適合する半導体プロセスの分野に関す
るものである。更に詳細には、本発明は、ポリシリコン
と何等かのタイプのメタル相互接続層の間にゲルマニウ
ムガラス（即ち、germanosilicate glass:ジャ−マノシ
リケートガラス）の平坦化させた層を形成する方法に関
するものである。
半導体装置の製造における主要な問題の１つは、ダイの
寸法を増加させること無しにデバイスを一層複雑にさせ
ることである。ダイ寸法を増加させると、歩留まりが減
少され且つコストが高騰する。然し乍ら、集積回路ダイ
上で複雑性を増加させることは、何千ものトランジスタ
を非常に複雑な回路パターンに相互接続させることを必
要とする。その結果得られる相互接続パターンは非常に
複雑であり且つ多くの交差する導体を発生する。然し乍
ら、集積回路の製造において、導体は通常ホトリソグラ
フィプロセスによってポリシリコン、又はアルミニウ
ム、チタン、タングステンの如き金属で構成される。こ
の場合、２次元平面上に光パターンを投影させて、公知
の或るエッチングステップを行った後に、該導体に２次
元パターンを形成する。２つの導体が互いに交差する全
ての個所において回路接続を形成することが所望される
場合には問題ない。然し乍ら、互いに交差する２つの導
体が互いに電気的に接触するべきではない場合には、２
つの導体が互いに電気的接触をすること無しに、クロス
オーバー又はクロスアンダーを形成することは問題であ
る。デバイスの複雑性が増加するに従いこれらの問題も
その数が増加する。この問題を緩和する方法の１つは、
第１導体層の上に導体の第２層を付加し、且つこれらの
２つの層を絶縁層で分離させることである。この導体層
を付加するプロセスは必要に応じて何回でも繰り返すこ
とが可能である。
然し乍ら、絶縁物質からなるこれらの中間層は効果的で
ある為には平坦で且つ高密度でなければならない。該絶
縁層は高密度、即ちピンホールや亀裂が無い、であっ
て、層間にショートや、上方に付着された層が該絶縁層
内の亀裂内に充填されなかった為に該上方の層内に形成
する開回路を防止するものでなければならない。該絶縁
層は平坦で、良好なホトリソグラフィー特性を持つもの
でなければならない。主要な問題は、非平坦な表面上に
非常に微細で且つ密接した間隔の光パターンを投影して
ホトリソグラフィーを使用して爾後の層を形成する場合
に発生する。この様な問題は、被写界深度困難性及びそ
の他の公知の問題を包含している。
更に、使用する絶縁層は、後の高温処理ステップの間に
絶縁層から出てその周りの構成体の部分に侵入すること
のある隣の如きドーパントが比較的存在しないものとす
べきである。
更に、これらの中間絶縁層は、下側に存在する層の熱膨
張係数と実質的に整合する熱膨張係数を持つものでなけ
ればならない。このことは、後の高温処理ステップ又は
デバイスの使用中における熱サイクルの期間中に本構成
体内の異なった層における不均一な熱膨張によって該絶
縁層に亀裂が発生されることを防止する。
今日の多くの集積化したデバイス即ち装置は、第１導電
層としてドープしたポリシリコンを使用している。従来
のリンドープした二酸化シリコン又は単純な二酸化シリ
コン又はゲルマニウムガラス（ジャーマノシリケートガ
ラス）は、化学蒸着（CVD）又は低温化学蒸着（LPCVD）
によってこのポリシリコン上に付着されている。これは
高価で且つ時間のかかるプロセスであり、より一層能率
的なカセット毎の操作においては通常行われない。更
に、CVDプロセスにおいて使用される多くのガスは有毒
であるか、可燃性であるか、又は腐食性であるか、又は
それら全てであることがある。
更に、多くのCVDプロセスは、多くの反応条件におい
て、とがった角部において向上された付着特性を表す。
例えば、第１図は基板12上のエッチングしたポリシリコ
ン段差部10を示している。二酸化シリコン膜14がCVDに
よって付着されている。想像線で示した線15はスピンオ
ン（spin−on）させたガラスの表面を表しており、且つ
絶縁性物質を付着させる２つの異なったプロセスから得
られる平坦化における差異を例示している。CVDプロセ
スの場合、ポリシリコン段差部10のとがった点16及び18
は、これらの領域において増加した化学的反応を発生さ
せ、その結果角部16及び18近傍で膜14に膨出部20及び22
が形成されている。これらの膨出部の直下には、微少亀
裂24及び26が形成されることがある。これらの亀裂は完
全にメタル即ち金属で被覆させることは極端に困難であ
り、且つ開回路となることがある。この膨出部形成プロ
セスは多くの条件下においてCVDプロセスに本質的なも
のである。更に、これは爾後にホトリソグラフィが行わ
れるべき非平坦な表面を形成する。非平坦表面は、爾後
の層上に密接な間隔の導体又はその他の特徴部の像をホ
トレジストに画定させる為に光投影することを困難にす
るか又は不可能とさせる。更に、マイクロクラック即ち
微少亀裂を持った酸化物層14の上表面によって提供され
る如き非平坦表面は、高品質、即ち連続的であるべき導
体内に開回路を形成することのあるメタル膜に亀裂や割
れ目や裂け目のない、のメタルからなる一様な膜を付着
させることを極端に困難とする。
対照的に、スピンオンさせたガラスの上表面14の幾何学
的形状は比較的滑らかであることに注意すべきである。
この緩やかに湾曲する表面は、高品質の金属膜を付着さ
せることを簡単化させ、それから連続的であるべき配線
に開回路が形成される恐れ無しに相互接続配線を形成す
ることが可能である。同様に、別のスピンオンさせたガ
ラス層を付加させた場合には、その結果得られる表面は
平坦であるか又は略平坦であって、非常に微細で密接な
間隔の特徴部を形成するホトリソグラフィーを可能とし
ている。
CVDプロセスは又高温プロセスであって、通常、二酸化
シリコン膜を形成する為の典型的な反応温度は、該膜を
形成する為に使用されるガス及び化学反応に応じて400
乃至900℃の範囲である。この様な高温は、これらのプ
ロセスを温度によって影響され易い幾つかの構成体に対
して使用することを除外させている。更に、これらの高
付着温度は、以前に集積回路の他の個所にあるドーパン
トを横方向又はその他の不所望の拡散をさせることがあ
る。このことは、以前に形成されたトランジスタ内にお
けるベース幅又はチャンネル長さを変化させる如き不所
望の効果を発生させることがある。
最後に、膜被覆の一様性及び段差及び溝の角部から除去
した領域における平坦性は通常CVDプロセスにおいては
一貫していない。
二酸化シリコンのコーティング上にスピンオンさせる為
にスピン方法を使用することによってCVDプロセスを回
避することが可能であることが知られている。これらの
方法において、テトラエトキシゲルマン（以後、TEOSと
も略称する）の修正アルコール溶液をシリコンウエハ上
にスピン付着させ、適宜加熱させることが可能であっ
て、ガラス状の二酸化シリコン膜が形成される。これ
は、CVD及びLPCVDプロセスの欠点の幾つかをを除去して
いるが、主要な欠点を残している。この技術の主要な問
題は、約3,000Åの厚さの範囲を越えると、膜は亀裂を
発生する様になるということである。これらの亀裂は歩
留まりを減少させ且つデバイスを信頼性の無いものとさ
せるので、全く許容することが出来ない。
ウエハ上に付着される膜における応力は、該膜の厚さ及
び熱膨張係数における不整合の程度の関数である。不整
合の程度が高いと、より厚い膜の場合がそうである様
に、より大きな応力が発生される。種々の修正要素を溶
液に添加させることが可能であるが、今日迄、有用な厚
さの7,000乃至10,000Åは未だ達成されていない。
従って、平坦で、高品質で、廉価で、高速であり、且つ
より低い温度で付着させることが可能であり、且つ下側
の構成体と熱膨張係数の良好な整合を持った膜とさせる
ドーパントの存在しない絶縁膜を付着形成させる方法に
対する必要性が台頭していた。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、新規な絶縁膜の付着
方法及びその結果得られる半導体構成体を提供すること
を目的とする。
本発明は、酸の添加によってpH制御された溶媒系におい
てTEOS（テトラエトキシシラン）及びTEOG（テトラエト
キシゲルマン）の溶液を使用して、低温度スピンオン技
術によってポリシリコン又はその他のタイプの金属導電
性層の上に絶縁膜を付着させるプロセスである。TEOS及
びTEOGの10％溶液は何れの低級アルコール及びケトン及
びこれらの何等かの組合せにも溶解することが可能であ
る。溶液のpHは酸の添加によって調節されて、そのpHを
約1.5乃至2.0とさせ、珪酸ゲルマニウムゲルポリマー
（germanosilicate gel polymer）の形成を優勢とさせ
ている。該ゲルは正しいpHにおいて溶媒溶液中において
形成され、且つウエハ上に該溶液をスピンさせる間にゲ
ルコーティングとして見える様になり、次いで該ゲルコ
ーティングを熱処理して所望の酸化物又は混合酸化物膜
を形成させることが可能である。
次いで、所望の構成が既に形成されているウエハ上に該
溶液をスピン付着させる。最小で30秒間のスピン動作の
後、該溶液はウエハ上に均一に拡がり、該ウエハのトポ
ロジー即ち地形的構造を滑らかとし且つ平坦化させる。
第１のコーティングはとがったエッジを滑らかとさせ、
一方爾後のコーティングはより平坦な表面を形成させ
る。平坦性の程度はより多くのコーティングを使用する
ことによって制御することが可能である。
その後に、単一又は二重のベークステップを行って、該
溶媒をドライブアウト即ち駆除させ、且つ該ゲルから酸
化物を形成する。
好適実施例においては、第１段のベークを約135℃で５
乃至10分の間行って、殆どの溶媒を駆除させる。その後
に、第２段のベークを400乃至1,000℃の範囲内の温度で
行って酸化膜を形成すると共に高密度化させる。
その結果形成される膜は非常に平坦で、燐の存在しない
二元ガラスであって、45乃至50モル％の二酸化ゲルマニ
ウムと残部が二酸化シリコンとで構成されている。この
膜は一様な厚さで、殆どピンホールが無く、且つその熱
膨張係数はポリシリコンのものと非常に密接に整合して
いる。溶液中にTEOGが存在するので、二元ゲルマニウム
ガラスが形成される。シリカ母材中に二酸化ゲルマニウ
ムが存在するので、熱膨張係数を、ガラス組成が公称的
に50−50モル％の二酸化ゲルマニウム−二酸化シリコン
である場合に、下側に存在するポリシリコン又はエピタ
キシャルシリコンのものと有用に整合する様に上昇させ
ている。その結果は、２ミクロンのオーダの非常に厚い
膜を亀裂を発生させること無しに、ポリシリコン及びエ
ピタキシャルシリコン上に製造させることを可能とさせ
ている。これらの厚い膜は、爾後の製造においての像を
投影する平坦化させた絶縁層を形成するのに非常に重要
である。この平坦化は、現在の寸法の技術をVLSI装置製
造の為のサブミクロン乃至１ミクロンの範囲へスケール
ダウン即ち縮小させる上で非常に重要である。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
好適実施例においては、TEOSと、TEOGと、低級アルコー
ル又はケトンの如き溶媒と、適合性のある硝酸又は塩酸
の如き無機酸及び有機酸と、からなる溶液を用意する。
該溶液の組成は以下の如くである。
＊2.53−2.76グラムのテトラエトキシゲルマン（TEOG） ＊2.47−2.24グラムのテトラエトキシシラン（TEOS）即
ちSi(OC2H5)4 ＊45グラムの低級アルコール又はケトン等の溶媒 ＊0.03グラムの適合性のあるHNO3の如き無機酸又は有機
酸 2.53グラムのTEOGと2.47グラムのTEOSが使用される場
合、結果的に得られる二元ガラスは45モル％の二酸化ゲ
ルマニウムと55モル％の二酸化シリコンである。2.76グ
ラムのTEOGと2.24グラムのTEOSとを使用する場合、結果
的に得られる二元ガラスは50−50モル％の二酸化ゲルマ
ニウム−二酸化シリコンである。勿論、その他の溶液の
場合には、異なった二元ガラス組成を発生する。好適な
組成は、2.76グラムのTEOGと、2.23グラムのTEOSで、そ
の他の全ての成分は同一である。
使用される溶媒は本発明にとって臨界的ではなく、TEOS
及びTEOGを溶解し且つスピン操作及び焼成プロセスと適
合性のある任意の溶媒を使用することが可能である。使
用可能なタイプのアルコールの例は、エチル、メチル、
ブチル、プロピルである。使用可能なケトンの例は、ME
K及びアセトンである。重要なファクタは、結果として
得られる二元ガラスの目標とするモル％組成とその膜厚
である。結果として得られる二元ガラスのモル％及び組
成は、元の溶液中に存在していたTEOSとTEOGの相対的な
量に依存する。溶液中に入らない成分は何れも最終的な
組成の中には存在しないので、選択される溶媒は、各成
分の選択された量が完全に溶解する様なTEOS及びTEOGの
溶解性とすべきである。溶解性がその様なものでない
と、結果として得られる二元ガラスはその為に意図した
モル％組成を持つものではなくなる。
更に、膜厚は溶液の粘度とスピン速度とに依存する。上
述した溶液の或る与えられた粘度に対してのスピン速度
と膜厚との関係を第２図に示してある。注意すべきこと
であるが、この曲線は10％TEOSとTEOG溶液を前提として
いる。従って、その溶媒は、合成溶液が10％である様な
ものでなければならず、それは、上述した範囲からTEOS
とTEOGの選択した量が該溶媒中において完全に溶解され
重量で溶液の10％がTEOSとTEOGである様なものである場
合にのみ成立する。
一般的には、低級アルコール及び低級ケトン及びこれら
２つの組合せのいずれも上述した条件を満足する。更
に、機能的均等物として、その他の極性溶媒もこれらの
条件を満足することが可能である。好適な溶媒は無水エ
チルアルコールであるが、その他の溶媒はより廉価であ
る。
使用する特定の酸は、それが本溶液のその他の成分と適
合性がある限り、本発明にとって臨界的ではない。一般
的に、弗化水素酸を除いて、任意の無機酸を使用するこ
とが可能である。明らかに、燐酸又は硼酸の如き酸を添
加することは、ガラスにこれらのドーパント、Ｐ又は
Ｂ、を添加し、それは適用に応じて所望とされる場合も
あればされない場合もある。溶液のpHを1.5と2.0との間
にさせる為に十分な量の酸を添加せねばならない。
この溶液はウエハ導体構成体又はその他の構成体で、要
素から又はその上に形成すべきその他の層から絶縁すべ
きである構成体上にスピン塗布させる。このスピンオン
プロセスにおいて形成すべき層の厚さは、適用場面に依
存して適宜選択すれば良い。層厚は、該層が付着される
スピン速度を制御することによって任意の与えられた溶
液固体含有量及び粘度に対して制御することが可能であ
る。第２図は、10％溶液に対してのスピン速度と合成層
厚との間の関係を図示している。
第３図は、本絶縁膜を適用することの可能な典型的な回
路構成体を図示している。第３図は、MOSトランジスタ
を示しており、ポリシリコンのソースコンタクト26と、
ドレインコンタクト30と、ゲートコンタクト28とを有し
ている。本発明が使用される典型的な状態は、コンタク
ト26,28,30が一部であるポリシリコンコンタクト層の上
方に別の相互接続層を付加する場合である。これを行う
為に、第１層相互接続ポリシリコンの上に絶縁物質から
なる層を形成せねばならない。このことは、以下の如く
本発明を使用して達成される。
ポリシリコン相互接続の第１層上に形成された絶縁層上
に付着させた金属又はポリシリコンの層に相互接続パタ
ーンをエッチング形成することによって相互接続構成の
第２層をホトリソグラフィによって、形成せねばならな
い。このホトリソグラフィプロセスを適切に行う為に、
該第１層ポリシリコンの上の絶縁層の上部に平坦である
か又はゆっくりと湾曲する表面を形成せねばならない。
このことを行う為に、非常に厚い絶縁層を形成するか又
は幾層かの絶縁層を形成して、例えばポリシリコンコン
タクト26,28,30の上部角部における如くとがった段差部
を滑らかとさせねばならない。第１図の説明に関して理
解された如く、CVD酸化物が付着される場合、膨出部22
及び20がポリシリコンコンタクト26,28,30の各々の角部
に多くの反応条件の下で発生する。更に悪い場合には、
第１図における亀裂24及び26の如き亀裂がCVD絶縁性酸
化物層27とポリシリコンコンタクト26,28,30との交差部
において形成されることがある。これらの亀裂は、上側
に存在するメタル層がCVD酸化物層の上部上に付着され
る場合には、それを充填させることは非常に困難であ
る。これらの亀裂は、全く、メタルからなる第２層のメ
タルカバレッジ即ち被覆において切断を発生する可能性
が高い。従って、２つの相互接続層間の中間絶縁層とし
ては、CVD酸化物は非常に良好なものであるとはいいが
たい。
本発明は、CVD付着の必要性を除去することによって、
この亀裂及び膨出部の問題を解消している。このこと
は、溶液を付着させるスピンオン（spin−on）プロセス
を使用することによって行われ、該溶液は最初にゲルポ
リマーとされ、且つ後に二元ガラスとされる。相互接続
構成を持った第１層内にポリシリコンコンタクト26,28,
30を使用すると共にメタル導体42及び44の第２相互接続
層を使用するトランジスタの最終的な構成を第３図に示
してある。第３図において、相互接続構成を持った２つ
の層は、二元ゲルマニウムガラスからなる２つの別々に
スピンオンさせた層36及び38から構成されているスピン
オンさせた二元ガラスの平坦化層によって分離されてい
る。このスピンオンプロセスのステップに付いて第４図
を参照して説明する。
第４図（Ａ）を参照すると、最初のステップは上述した
溶液を準備することである。次いで、第３図のトランジ
スタ構成又は被覆されるべき何等かのその他の構成を持
ったウエハを、従来ホトレジストをスピンオンさせる為
に使用されている如く、スピン装置内に載置させる。上
述した二元ゲルマニウムガラス形成溶液をスピンオンさ
せる前に、既知のプロセスを使用して第３図のトランジ
スタ構成体を形成する。スピニング装置は、ホトレジス
ト膜を付着させる為に何年も使用されているので当業界
においては公知のものである。ホトレジストに対しての
スピニングプロセスも公知であり、David Elliot著の
「集積回路製造技術（Integrated Circuit Fabrication
Technology）」、1982年、マグローヒル出版社、米国
国会図書館番号TK7874.E49、ISBN 0−07−019238−３、
の第６章に詳細に記載されている。
次いで、所定の量のこの溶液をウエハの中心に配置さ
せ、且つ第４図（Ｂ）に示した如く、ウエハの端部へ流
出させる。次いで、該ウエハを、第４図（Ｃ）に示した
如く、所望の膜厚を得るのに必要な速度でスピン即ち回
転させる。上掲のElliot著の本の128頁に示される如
く、膜厚は該溶液の固体含有量の二乗に比例し且つスピ
ンrpm即ち回転速度の平方根に逆比例する。然し乍ら、
その式はホトレジストに対するものであって、その関係
は大略あてはまるが、本発明において使用される二元ガ
ラス形成用の溶液は多少異なっている。スピン速度と結
果として得られる膜厚との間の実際の関係は第２図の曲
線で与えられる。好適実施例において、所望の膜厚は1,
400Åと1,000Åとの間であって、それは、第２図を参照
すると、2,000rpmと4,000rpmのスピン速度に換算され
る。スピン速度は非常に精密に制御することが可能であ
るから、膜厚も同様に精密に制御することが可能であ
る。第２図の曲線は10％のTEOS及びTEOG溶液を前提とし
ていることに注意すべきである。
ここにおいて、膜厚に対して幾つかのオプションが存在
する。下側に存在する相互接続層がポリシリコンである
場合、形成される二元ガラスの熱膨張係数は該ポリシリ
コンのものと非常に密接に整合している。このことは、
膜内の応力が低く且つ亀裂が発生することが無いか又は
殆ど無いので、二元ガラスの非常に厚い膜又は幾つかの
薄い膜をスピンオンさせることを可能としている。
膜内の応力は膜厚に関係しており、就中、熱膨張係数の
相対的整合性及び付着温度に関係している。膜応力のよ
り詳細な説明は、S.M.Sze著の「VLSI技術（VLSI Techno
logy）」、1983年、マグローヒル出版社、米国国会図書
館番号TK7874.V566、ISBN 0−07−062686−３、に記載
されている。
然し乍ら、下側に存在する第１層の相互接続物質がメタ
ル即ち金属の場合、熱膨張係数の整合は、例えばアルミ
ニウムの如き或るメタルに対しては本二元ガラスは非常
に良好であるものとはならない。この様な場合、非常に
薄い膜として亀裂の発生を回避せねばならない。然し乍
ら、タングステンの如き或るメタルの場合にはゲルマニ
ウム二元ガラスとより密接な整合性のある熱膨張係数を
持っており、これらのメタルの上に、より低い亀裂発生
の可能性をもってより厚い膜を付着させることが可能で
ある。本発明の主要な有用性としては、ポリシリコン導
電層上への二元ガラスのスピンオンによる付着である。
この場合、膜厚は、従来可能であった膜と比較して非常
に大きなものとすることが可能であり、亀裂が発生する
ことはない。
然し乍ら、別法として、下側に存在するポリシリコンの
上にスピンオンさせる二元ガラスの幾つかの層を使用す
ることが可能である。これは第３図に図示した状態であ
り、その場合、二元ガラスからなる第１のスピンオンさ
せた層36を使用して、下側に存在するポリシリコン段差
部のとがったエッジを滑らかにさせている。次いで、二
元ガラスの第２のスピンオンさせた層38を該第１層の上
に使用して、層36及び38から構成される絶縁層を平坦化
させて平坦な表面40を形成させている。この平坦な表面
は、その上にホトリソグラフィ操作を行って該第２層相
互接続構成を形成する為の理想的な「スクリーン」を作
っている。メタル導体42及び44はこの第２相互接続層の
一部を形成しているが、第３又は第４の相互接続層を使
用する場合には、これらの導体もポリシリコンとするこ
とが可能である。
このスピンオンプロセスは、CVD酸化物層の上表面と比
較して、第１図の表面15で示される如く、付着された膜
に多大の平坦性を与える。この平坦性は、遠心力が過剰
の溶液を引き出し且つ該溶液をウエハ表面に渡って均一
に分布させる傾向があることに起因している。表面に何
等かのリップルが形成されんとしても、そこには表面張
力、遠心力、表面への付着力等があり、これらの力がリ
ップルを滑らかとさせる傾向とさせ、その際に滑らかな
表面を形成する。
２つの相互接続層の間に二元ガラス絶縁層を形成するプ
ロセスにおける最終的なステップは、該溶液をベークし
て溶媒をドライブオフ即ち駆除させ、且つ二元ガラスの
酸化物を形成することである。好適実施例においては、
第４図（Ｄ）に図示したベークステップは２つの段階で
行われる。第１段階は、溶媒を駆除する為の約135℃で
５−10分の低温度ベークである。このベークの目的は、
溶液から溶媒が除去された後に残存するゲル状ポリマー
を形成することである。そこで行われる化学反応は明ら
かでは無いが、何等かの形態のポリマーが形成されるこ
とが分かっている。第２段階ベークは、好適には、450
℃と500℃との間で15−30分の間行われる。このベーク
の目的は、該ポリマーゲルを二酸化ゲルマニウムと二酸
化シリコンに変換させることである。これより高いか又
は低い温度を使用することが可能であるが、そのことは
行われるべき反応の時間を変化させる。より高い温度は
より高密度の二元ガラスを生成させ、即ちガラスの詰り
具合が改良され、より大きな構造的一体性を与えると共
にその下側への構造物への不純物の不所望な拡散に対し
てより大きな抵抗を与えている。密度が高くなると、該
二元ガラスのエッチング速度も変化させる。基本的に、
該二元ガラス層の下側の構成に損傷を与えることのない
何れの温度も使用することが可能である。該二元ガラス
に対しての高温高密度化ステップの期間中に不所望な態
様で寸法を変化させることのあるイオン注入領域又はそ
の他の不純物をドープした領域が存在しない限り、より
高い温度であることが通常より好適である。
然し乍ら、本構成体における平坦性は全てスピンオンプ
ロセスのみによって得られるものであるから、本二元ガ
ラス構成をリフロー即ち再流動によって平坦化させる為
の高温度は必要ではない。このことが、本二元ガラスに
おいては燐ドーパントを使用しないことの理由である。
従来のCVD付着させたＰガラスにおいては、燐ドーパン
トを使用してその溶解温度を十分に低下させ、該ガラス
を溶融させてリフローさせて表面を滑らかとさせ、ホト
リソグラフィを容易とさせると共にメタリゼーション特
性を改善させている。しかし、燐ドーパントが存在する
と、公知のその他の処理上の問題を発生させる。本発明
ではそれを除去しているということは著しい利点であ
る。
次のステップは、本ベークステップによって形成され平
坦化された二元ガラスに貫通孔をエッチング形成するこ
とである。このステップは第４図（Ｅ）に示してある。
このエッチステップは任意の従来のエッチプロセスで行
うことが可能であり、45−50％の二酸化ゲルマニウムと
その残りの二酸化シリコンとで構成される二元ガラスを
実効的にエッチングする。この様なプロセスは公知であ
り、本明細書に掲記した文献に記載されている。第３図
における表面40の平坦性の利点は、非平坦表面上に投影
する場合に通常遭遇する被写界深度の問題から影響を受
けることなしに、その上にホトリソグラフィを正確に実
施することが可能であるということである。この様な問
題は公知であり且つマスクから与えられた距離に対して
合焦される像から派生する。像が投影されている表面の
全ての部分がレンズから等距離にないと、レンズにより
近いか又はより遠い表面部分に投影される像の部分は多
少焦点からずれることとなる。この問題は、投影される
像の鮮明度をくずし且つ得られることの可能な幾何学的
寸法の制御の精度及び容易に得ることの可能な特徴部間
の間隔の制御の精度を制限する。ホトレジストをその上
に付着する第３図における表面40の如き平坦な表面を形
成することは、該ホトレジストに平坦な表面を持たせる
こととなり、その上に所望の貫通孔の非常に鮮明な像を
合焦させることを可能とする。これらの貫通孔像の間隔
は、平坦な場合においては設計基準をより厳しく出来る
ので、非平坦な場合におけるよりもより密接させること
が可能である。被写界深度の問題の恐れ無しに、設計基
準を厳しくさせることが可能である。これらの問題は特
徴部寸法の画定が明確でないことから発生し、それはオ
ーバーラップすべきではない特徴部をオーバーラップさ
せることがある。
第４図（Ｆ）に示した如く、次のステップは、それから
第２相互接続層を形成する為の物質からなる層を付着さ
せることである。２つの相互接続層のみを形成する多く
の実施例において、第２層の相互接続パターンはアルミ
ニウムの如きメタルから形成される。２つを越えた数の
相互接続層が形成される実施例の場合、第２層の相互接
続物質は、好適には、ポリシリコンである。何故なら
ば、その熱膨張係数は、第２層ポリシリコンを第３層の
相互接続物質から絶縁させる為にその上に配置させる二
元ガラスとより良好な整合性があるからである。
第２層相互接続を形成する為の基本的なプロセスは、最
初に、メタル又はドープしたポリシリコン等の相互接続
物質の層を付着させることである。これらの層を付着さ
せるプロセスは公知であり且つ前掲したSze著の「VLSI
技術（VLSI Technology）」の第９章及びElliottの本に
記載されている。良好な導体一体性及び信頼性を与える
導電性物質からなるこの層を付着させる任意のプロセス
で本発明の実施上十分である。即ち、その方法が付着し
たメタル層に対しての適宜の品質基準を満足するなら
ば、物理的蒸着、抵抗加熱蒸発、電子ビーム蒸発、rf誘
導加熱蒸発、スパッタ付着、マグネトロンスパッタ付
着、又はCVD等の任意のメタル付着方法を使用すること
が可能である。
メタル層を付着させた後に、ホトレジスト層を該メタル
層上に付着させ且つ所望のメタル相互接続パターンの像
を有するマスクを介しての照射に露呈させる。すると、
該ホトレジストの或る区域がクロスリンク即ち架橋結合
して硬化する。次いで、クロスリンクしなかったレジス
トを溶媒で洗い流して、エッチシールドとして機能する
硬化されたレジストパターンをメタルの表面上に残存さ
せる。次いで、所望のメタル相互接続パターンを適宜の
公知のエッチプロセスを使用してメタル層からエッチン
グ形成する。これにより、第３図に示した如き構成体と
させる。
本スピンオンプロセスは、良好な膜特性を持った絶縁膜
を発生させる。これらの特性の１つは、ウエハの厚さの
上の膜の厚さの一様性である。即ち、第３図を参照する
と、ウエハ表面上の層36及び38の厚さの変動は、膜形成
の間にどの様な速度でウエハを回転させたかということ
に拘らず、ウエハ表面上の任意の点からウエハ表面の任
意の他の点で５％未満である。勿論、ウエハ表面上の構
成が著しく突出する幾何学的形状を持っている場合、ス
ピンオンさせたガラスはその最上点を被覆することがな
い場合もあり、又この様な通常でない物体の点では膜厚
はゼロであるか又は非常に小さい。このことが、この通
常でない場合に対しての不正確さとして上述した数値の
最大５％の逸れを発生させる場合がある。
第５図は、膜を付着させたスピン速度の関数としての実
験的に決定した％での膜厚の逸れを示している。膜厚
は、第３図における付着させた絶縁領域33の上表面の如
き谷間の底部から測定してある。
注意すべきことであるが、膜38及び44は、ポリシリコン
導体26,28,30の上において、その間の谷間及びそれらの
外側におけるよりも一層薄くなっている。このことは、
スピン過程の力がトポグラフィの突出する特徴部の上部
からゲルを引きずって谷間に引きずり込む傾向を示すこ
とによって得られる。これは、スピンオンプロセスで
は、何故付着された膜に対して平坦な表面が得られるか
の理由である。
二元ガラス層36及び38の得られる膜特性は、本ガラスで
は上表面の平坦性が増加されており且つ膜厚の一様性が
増加されているということを除いて、その他の任意の方
法で付着された任意のゲルマニウムガラスのものと同じ
である。これらの特性は、付着方法、即ちスピンオンプ
ロセスの関数である。ブレークダウン電圧、誘電率、屈
折率、応力、エッチ速度、密度等のその他の特性は、CV
Dや加熱処理等の同じ態様での任意のその他の方法で付
着した同じモル％組成のゲルマニウムガラスに対しての
ものと同じである。
密度に関しては、スピンオン後の高密度化ベーク温度が
CVDプロセスにおける高密度化温度と同じ温度であれ
ば、スピンオンさせた二元ガラスはCVDによって付着さ
せた同様の二元ガラスと同じ密度である。スピンオンさ
せたガラスの膜平坦性及び一様性は、CVDによって付着
され且つ同じ態様で熱処理された任意のガラスよりも著
しく良好である。
以上説明したように、本発明によれば、集積回路を有す
るウエハ上に二元ガラスを形成する場合に、スピンオン
を使用しているので、リフローを発生させるための高温
処理を行うことが必要ではないという効果を有してい
る。リフローを使用しないので、燐ドーパントを使用す
る必要がなく、従って燐ドーパントを使用する場合の処
理上の問題が発生することもない。更に、CVDを使用す
ることも必要ではない。
更に、本発明によれば、スピンオンプロセスによりウエ
ハ上に二元ガラスを形成するものであるから、該ガラス
層の平坦性は極めて高く、その層厚の変動は、ウエハ上
の１つの点と任意の別の点との間において５％未満とい
う極めて高いという効果を発揮することが可能である。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図はCVD酸化物層及びスピンオンコーティングの２
つの技術で得られる平坦性における相違を示す為にこれ
らの技術で被覆されておりその上にポリシリコン段差を
有する基板の概略断面図、第２図はスピン速度と膜厚と
の間の関係を示す特性曲線を示したグラフ図、第３図は
スピンオンさせた二元ゲルマニウムガラスからなる２つ
の中間層によって絶縁されているポリシリコンの第１層
相互接続とメタルから形成されている相互接続物質の第
２層を有しており本発明を使用して形成された典型的な
構成を持った構成体の概略断面図、第４図は本発明のプ
ロセス流れ図、第５図は出発溶液の適用のスピン速度に
対しての本発明を使用して付着させた二元ガラスのスピ
ンオンさせた層に対しての層厚の実験的に決定した逸れ
をプロットしたグラフ図、である。 （符号の説明） 20,22:膨出部 24,26:亀裂 26,28,30:ポリシリコンコンタクト 36,38:スピンオン層 40:平坦表面 42,44:メタル導体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 // Ｈ０１Ｌ 29/78

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】集積回路を有するウエハ上に二元ゲルマニ
    ウムガラスを形成する方法において、 ａ）TEOSとTEOGと溶媒と酸とからなる所定の溶液を混合
    し、 ｂ）該溶液の所定量を前記ウエハ上に付着させ、 ｃ）過剰な溶液が該ウエハから除去され且つ残存する溶
    液が平衡となる迄該ウエハをスピンさせ、 ｄ）該溶液が駆除され且つ二元ゲルマニウムガラスが形
    成される迄該ウエハ及び残存溶液をベークする、 上記各ステップを有することを特徴とする方法。
  2. 【請求項２】特許請求の範囲第１項において、該溶液
    は、2.53乃至2.76グラムのテトラエトキシゲルマンと、
    2.47乃至2.24グラムのテトラエトキシシランと、前記２
    つの成分を溶解する約45グラムの溶媒と、該溶液中にゲ
    ルを形成させるのに十分な酸とから構成されていること
    を特徴とする方法。
  3. 【請求項３】特許請求の範囲第２項において、該溶媒
    は、エチルアルコール、プロピルアルコール、メチルア
    ルコール、又はブチルアルコール等の低級アルコールで
    あることを特徴とする方法。
  4. 【請求項４】特許請求の範囲第３項において、該溶媒は
    MEKの如きケトン又はアセトンであることを特徴とする
    方法。
  5. 【請求項５】特許請求の範囲第３項において、該溶媒は
    アルコールとケトンの組合せであることを特徴とする方
    法。
  6. 【請求項６】特許請求の範囲第３項において、該酸はHN
    O3であることを特徴とする方法。
  7. 【請求項７】特許請求の範囲第３項において、該酸はHC
    lであることを特徴とする方法。
  8. 【請求項８】特許請求の範囲第３項において、該溶液の
    酸成分は0.03グラムのHNO3であることを特徴とする方
    法。
  9. 【請求項９】特許請求の範囲第２項において、十分な酸
    を添加して、該溶液のpHを1.5乃至2.0の範囲内に調節し
    ていることを特徴とする方法。
  10. 【請求項１０】特許請求の範囲第１項において、該ベー
    クステップは450乃至500℃の範囲内における単一のベー
    クステップであることを特徴とする方法。
  11. 【請求項１１】特許請求の範囲第２項において、該ベー
    クステップは２つのベークステップからなっており、即
    ち、妥当な時間内に全ての該溶媒を駆除するのに十分な
    温度での第１ベークステップと、二酸化ゲルマニウムと
    二酸化シリコンとから構成される二元ガラスを妥当な時
    間内に形成する為の第２ベークステップとを有すること
    を特徴とする方法。
  12. 【請求項１２】特許請求の範囲第11項において、前記第
    １ベークステップは約135℃で５乃至10分の間実施され
    ることを特徴とする方法。
  13. 【請求項１３】特許請求の範囲第11項において、前記第
    ２ベークステップは450乃至500℃で15乃至30分間実施す
    ることを特徴とする方法。
  14. 【請求項１４】特許請求の範囲第11項において、前記第
    ２ベークステップは450乃至1,000℃で15乃至30分の間実
    施されることを特徴とする方法。
  15. 【請求項１５】特許請求の範囲第１項において、前記ベ
    ークステップは該溶媒を全て駆除し且つ該二元ガラスの
    酸化物を形成するのに十分な時間の間少なくとも400℃
    でのワンステップベークであることを特徴とする方法。
  16. 【請求項１６】特許請求の範囲第１項において、前記ベ
    ークステップは、該溶媒を全て駆除する為の第１ベーク
    ステップと、該二元ゲルマニウムガラスを形成し且つ高
    密度化させる為に600℃と700℃との間においての第２ベ
    ークステップとを有することを特徴とする方法。
  17. 【請求項１７】特許請求の範囲第１項において、前記ス
    ピンステップは、該所定の溶液の固体含有量に対しての
    スピン速度と膜厚とに関する関係に従って選択した膜厚
    を生成すべく選択された回転速度で実施されることを特
    徴とする方法。
  18. 【請求項１８】特許請求の範囲第１項において、前記ス
    ピンステップは10％のTEOS/TEOG溶液に対して2,000rpm
    と4,000rpmとの間で行われることを特徴とする方法。
  19. 【請求項１９】特許請求の範囲第１項において、前記二
    元ガラス内に貫通孔をエッチング形成し、導電性物質の
    層を付着させ、前記導電性物質層に導電性相互接続パタ
    ーンをエッチング形成することを特徴とする方法。
  20. 【請求項２０】特許請求の範囲第19項において、特許請
    求の範囲第１項に記載したステップを繰り返して特許請
    求の範囲第19項に記載したステップで形成された該第２
    導電性層上に絶縁性二元ゲルマニウムガラスからなる別
    の層を形成し、この二元ゲルマニウムガラスからなる第
    ２層に貫通孔をエッチング形成し、導電性物質からなる
    別の層を付着させ、前記付着させた導電性物質に第３の
    相互接続パターンをエッチング形成することを特徴とす
    る方法。
  21. 【請求項２１】集積回路の第１相互接続層上にゲルマニ
    ウムガラスからなる絶縁膜を形成する方法において、 ａ）2.53乃至2.76グラムのテトラエトキシゲルマンと、
    2.47乃至2.24グラムのテトラエトキシシランと、約45グ
    ラムのアルコール又はケトンと、溶液のpHを1.5乃至2.0
    とさせる為の十分な酸とからなる溶液を混合し、 ｂ）ウエハの全表面を被覆する水たまりを形成するのに
    十分な量の前記溶液をシリコンウエハ上に付着させ、 ｃ）該ウエハを少なくとも30秒の間スピンさせ、 ｄ）全ての溶媒を駆除させ且つ45乃至50％の二酸化ゲル
    マニウムとその残りが二酸化シリコンとから構成される
    二元ゲルマニウムガラスを形成するのに十分な時間の間
    少なくとも400℃で該ウエハ及び残存溶液をベークす
    る、 上記各ステップを有することを特徴とする方法。
  22. 【請求項２２】特許請求の範囲第21項において、特許請
    求の範囲第21項のステップを実施した後に形成される前
    記二元ガラス層内に貫通孔をエッチング形成し、貫通孔
    がエッチング形成された該二元ガラス層上に導電性物質
    からなる第２層を付着させて該貫通孔を被覆すると共に
    下側に存在する相互接続層と接続させ、前記導電物質層
    内に第２導電性相互接続パターンをエッチング形成する
    ことを特徴とする方法。
  23. 【請求項２３】特許請求の範囲第22項において、特許請
    求の範囲第21項に記載したステップを繰り返して前記形
    成したばかりの相互接続層上に二元ガラスの別の層を形
    成し、該形成したばかりの二元ガラス層に貫通孔をエッ
    チング形成し、導電性物質の層を付着させ、該形成した
    ばかりの導電性層から相互接続パターンをエッチング形
    成することを特徴とする方法。
  24. 【請求項２４】半導体構成体において、集積回路の一部
    を形成する第１層がウエハ上に設けられており、ドープ
    されていないゲルマニウムガラスからなるガラス層が前
    記第１層及び前記ウエハ上に設けられており、前記ウエ
    ハ上の或る１つの点と前記ウエハ上の任意の別の点との
    間の前記ガラス層の膜厚の変動が５％未満であることを
    特徴とする半導体構成体。
  25. 【請求項２５】特許請求の範囲第24項において、前記ゲ
    ルマニウムガラスは45乃至50％の二酸化ゲルマニウムと
    その残部の二酸化シリコンとで構成されていることを特
    徴とする半導体構成体。
  26. 【請求項２６】特許請求の範囲第24項において、前記第
    １層はポリシリコンからなる導電層であることを特徴と
    する半導体構成体。
  27. 【請求項２７】特許請求の範囲第24項において、前記ガ
    ラス層の上に相互接続構成を持った第２層が形成されて
    いることを特徴とする半導体構成体。
  28. 【請求項２８】半導体構成体において、ドープしたポリ
    シリコン導体からなる第１層相互接続パターン、前記第
    １層上に二元ゲルマニウムガラスから構成された第２層
    であってとがった段差のない実質的に滑らかな上表面を
    持っており且つその中に貫通孔が形成されていて前記第
    １層相互接続パターン上の選択した点へのアクセスを与
    える第２層、前記第２層上に導電性物質から形成されて
    いる第３層であって第２相互接続パターンの形態に形成
    されており且つ前記第２層に形成した貫通孔を介して前
    記第１相互接続パターンの選択した点へ電気的に接続さ
    れている第３層、を有することを特徴とする半導体構成
    体。
  29. 【請求項２９】テトラエトキシゲルマン、テトラエトキ
    シシラン、溶媒、コーティング技術に適したポリマー溶
    液を形成する為に十分に該溶液のpHを調節する手段、を
    有することを特徴とする組成物。
  30. 【請求項３０】特許請求の範囲第29項において、前記溶
    媒はアルコールとケトンを包含するグループから選択さ
    れるものであることを特徴とする組成物。
  31. 【請求項３１】特許請求の範囲第29項において、前記手
    段は該pHを1.5と2.0とのに調節するのに十分な量存在す
    る酸であることを特徴とする組成物。
JP61144019A 1985-06-21 1986-06-21 スピンオンしたゲルマニウムガラス Expired - Lifetime JPH07120650B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/747,470 US4935095A (en) 1985-06-21 1985-06-21 Germanosilicate spin-on glasses
US747470 1985-06-21

Publications (2)

Publication Number Publication Date
JPS6242537A JPS6242537A (ja) 1987-02-24
JPH07120650B2 true JPH07120650B2 (ja) 1995-12-20

Family

ID=25005190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61144019A Expired - Lifetime JPH07120650B2 (ja) 1985-06-21 1986-06-21 スピンオンしたゲルマニウムガラス

Country Status (5)

Country Link
US (1) US4935095A (ja)
EP (1) EP0206938B1 (ja)
JP (1) JPH07120650B2 (ja)
CA (1) CA1277107C (ja)
DE (1) DE3688219T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461036A (en) * 1987-09-01 1989-03-08 Nec Corp Manufacture of semiconductor device
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
US5472488A (en) * 1990-09-14 1995-12-05 Hyundai Electronics America Coating solution for forming glassy layers
US5527872A (en) * 1990-09-14 1996-06-18 At&T Global Information Solutions Company Electronic device with a spin-on glass dielectric layer
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5910680A (en) * 1991-12-16 1999-06-08 Motorola, Inc. Germanium silicate spin on glass semiconductor device and methods of spin on glass synthesis and use
US5358740A (en) * 1992-06-24 1994-10-25 Massachusetts Institute Of Technology Method for low pressure spin coating and low pressure spin coating apparatus
US5264076A (en) * 1992-12-17 1993-11-23 At&T Bell Laboratories Integrated circuit process using a "hard mask"
US6271150B1 (en) 1998-11-30 2001-08-07 North Carolina State University Methods of raising reflow temperature of glass alloys by thermal treatment in steam, and microelectronic structures formed thereby
US6768856B2 (en) * 2001-02-09 2004-07-27 Corning Incorporated High germanium content waveguide materials
DE102022202059A1 (de) 2022-03-01 2023-09-07 Carl Zeiss Smt Gmbh Verfahren zum Bearbeiten eines Werkstücks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475210A (en) * 1966-05-06 1969-10-28 Fairchild Camera Instr Co Laminated passivating structure
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
DE3264723D1 (en) * 1981-03-16 1985-08-22 Fairchild Camera Instr Co Low melting temperature glass for use over aluminium interconnects of an integrated circuit structure
US4417914A (en) * 1981-03-16 1983-11-29 Fairchild Camera And Instrument Corporation Method for forming a low temperature binary glass
US4490737A (en) * 1981-03-16 1984-12-25 Fairchild Camera & Instrument Corp. Smooth glass insulating film over interconnects on an integrated circuit
DE3215149A1 (de) * 1982-04-23 1983-10-27 Robert Bosch Gmbh, 7000 Stuttgart Dotierloesung fuer halbleiter
US4539744A (en) * 1984-02-03 1985-09-10 Fairchild Camera & Instrument Corporation Semiconductor planarization process and structures made thereby

Also Published As

Publication number Publication date
CA1277107C (en) 1990-12-04
JPS6242537A (ja) 1987-02-24
US4935095A (en) 1990-06-19
DE3688219D1 (de) 1993-05-13
DE3688219T2 (de) 1993-10-21
EP0206938A3 (en) 1988-02-10
EP0206938A2 (en) 1986-12-30
EP0206938B1 (en) 1993-04-07

Similar Documents

Publication Publication Date Title
US4654269A (en) Stress relieved intermediate insulating layer for multilayer metalization
JPH07120650B2 (ja) スピンオンしたゲルマニウムガラス
JPS58210634A (ja) 半導体装置の製造方法
JPS58182833A (ja) 集積回路の平面化方法
US5804503A (en) Method and structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric
KR900001986B1 (ko) 다중 금속층 집적회로 제조방법
JPH0313744B2 (ja)
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
KR940010596B1 (ko) 열적산화막 습식식각방법
JPS5893329A (ja) 絶縁層の平担化方法
KR0162144B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPS5910580B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6117135B2 (ja)
KR100338091B1 (ko) 반도체소자제조방법
JPH0322690B2 (ja)
JPS5928358A (ja) 半導体装置の製造方法
KR0147648B1 (ko) 반도체 장치의 층간절연층 평탄화방법
JPS5969950A (ja) 多層配線形成方法
JPS59175124A (ja) 半導体装置の製造方法
JPS639660B2 (ja)
JPH0590263A (ja) 半導体素子における多層配線の形成方法
JPS6149439A (ja) 半導体装置の製造方法
JPS61260638A (ja) 半導体装置の製造方法
JPH04255227A (ja) 半導体装置製造方法
JPS60226141A (ja) 半導体装置の製造方法