JPS59119863A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59119863A JPS59119863A JP57228963A JP22896382A JPS59119863A JP S59119863 A JPS59119863 A JP S59119863A JP 57228963 A JP57228963 A JP 57228963A JP 22896382 A JP22896382 A JP 22896382A JP S59119863 A JPS59119863 A JP S59119863A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- type
- wiring
- melting point
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の内部配線に関するものである。
従来のシリコンゲー）ＣＭＯ８半導体においては、ポリ
シリコンを配線として用いる場合、トランジスタのソー
ス、ドレイン形成時の不純物拡散工程で、同時にポリシ
リコン配線の不純物拡散を行うため、Ｐチャンネル領域
ではボロン等のＰ型不純物を含むＰ型ポリシリコン配線
が、Ｎチャンネル領域では、リン等のＮ型不純物を含む
Ｎ型のポリシリコン配線ができる。Ｐ型のポリシリコン
とＮ型のポリシリコンが接触した場合、その接合部分に
おいてＰＮ接合ができるため、整流性ができ、配線とし
て用いることができない。このため従来、後工程におい
て第６図のようにポリシリコンの接合部分の層間絶縁膜
（通常は５１Ｏ２）にエツチングにより穴を開け、２層
目の配線として用いているアルミを接合部分に蒸着する
ことにより、ＰＮ接合を短絡しバリヤーの影響を無くｌ
−７でいた。この従来の方法では、接合部分を短絡する
ための場所が必要となること、また、接合部分の上には
２層目のアルミ配線ができないことから、回路パターン
の設計において、デザインルールを厳しくできない、配
線の方法に制約を受ける端重大な欠点があった。
シリコンを配線として用いる場合、トランジスタのソー
ス、ドレイン形成時の不純物拡散工程で、同時にポリシ
リコン配線の不純物拡散を行うため、Ｐチャンネル領域
ではボロン等のＰ型不純物を含むＰ型ポリシリコン配線
が、Ｎチャンネル領域では、リン等のＮ型不純物を含む
Ｎ型のポリシリコン配線ができる。Ｐ型のポリシリコン
とＮ型のポリシリコンが接触した場合、その接合部分に
おいてＰＮ接合ができるため、整流性ができ、配線とし
て用いることができない。このため従来、後工程におい
て第６図のようにポリシリコンの接合部分の層間絶縁膜
（通常は５１Ｏ２）にエツチングにより穴を開け、２層
目の配線として用いているアルミを接合部分に蒸着する
ことにより、ＰＮ接合を短絡しバリヤーの影響を無くｌ
−７でいた。この従来の方法では、接合部分を短絡する
ための場所が必要となること、また、接合部分の上には
２層目のアルミ配線ができないことから、回路パターン
の設計において、デザインルールを厳しくできない、配
線の方法に制約を受ける端重大な欠点があった。
本発明は、かかる欠点を除去するため・ポリシリコン配
線の構造および形成方法に工夫をこらしたもので、以下
詳細に説明する。
線の構造および形成方法に工夫をこらしたもので、以下
詳細に説明する。
半導体集積回路の製造工程においてポリシリコンの堆積
までは従来と全く同様である。本発明では次に、ポリシ
リコン１の上に約１ｏｏｏＸのモリブデン等の高融点金
属２を堆積し、パターンニングを行う。この工程で、し
きい値電圧の変動を無視したい場合は、トランジスタの
ゲート部分のみ、高融点金属が堆積しないような工程を
追加することも可能である。
までは従来と全く同様である。本発明では次に、ポリシ
リコン１の上に約１ｏｏｏＸのモリブデン等の高融点金
属２を堆積し、パターンニングを行う。この工程で、し
きい値電圧の変動を無視したい場合は、トランジスタの
ゲート部分のみ、高融点金属が堆積しないような工程を
追加することも可能である。
次に第１図のようにＰチャンネル領域にボロン％のＰ型
不純物３を、Ｎチャンネル領域にリン等のＮ型不純物４
をイオン打込みにより、高融点金属を通して導入する。
不純物３を、Ｎチャンネル領域にリン等のＮ型不純物４
をイオン打込みにより、高融点金属を通して導入する。
その後はイオン打込みされたイオンの活性化をするため
の熱処理工程も含め従来と全く同様に行う。
の熱処理工程も含め従来と全く同様に行う。
以上の工程により、ポリシリコンの配線は第２図のよう
にＰ型ポリシリコン５とＮ型のポリシリコンロの接合を
高融点金属のシリサイド物７により短絡した構造となる
。これにより第６図のように、２層目の配線として用い
られているアルミ等の金属８で接合を短絡する必要がな
く、また、層間絶縁膜９を介して接合の上に、２層目の
配線を行うことができるため、集積度の増加、設計のし
易さに大きく貢献する。また、ポリシリコンの十に高融
点金属のシリサイド物があるため、岸なるＰ型、Ｎ型の
ポリシリコン配線より低抵抗な配線が可能となり、高速
の集積回路が可能となる。
にＰ型ポリシリコン５とＮ型のポリシリコンロの接合を
高融点金属のシリサイド物７により短絡した構造となる
。これにより第６図のように、２層目の配線として用い
られているアルミ等の金属８で接合を短絡する必要がな
く、また、層間絶縁膜９を介して接合の上に、２層目の
配線を行うことができるため、集積度の増加、設計のし
易さに大きく貢献する。また、ポリシリコンの十に高融
点金属のシリサイド物があるため、岸なるＰ型、Ｎ型の
ポリシリコン配線より低抵抗な配線が可能となり、高速
の集積回路が可能となる。
このように、本発明によればシリコンゲートＣＭＯ３集
積回路において、従来よりも大幅な高集積、高速の集積
回路を作ることが可能となる。
積回路において、従来よりも大幅な高集積、高速の集積
回路を作ることが可能となる。
第１図は、本発明によるポリシリコン配線の形成過程。
第２図は、ポリシリコン配線の最終断面図。
第６図は、従来のポリシリコン配線図。
Claims (1)
- 【特許請求の範囲】 半導体集積回路の製造過程において、ポリシリコンの配
線パターン形成後、ポリシリコン上に高融点金属を薄く
堆積し、その上より、高融点金属を通してポリシリコン
にＰ型およびＮ型の不純物をイオン打込みにて導入する
ことにより、Ｐ型。 Ｎ型の不純物が混在しているにもかかわらず、整流性の
ない、低抵抗のポリシリコン配線を形成することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228963A JPS59119863A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228963A JPS59119863A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119863A true JPS59119863A (ja) | 1984-07-11 |
Family
ID=16884605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228963A Pending JPS59119863A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119863A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218064A (ja) * | 1985-07-05 | 1987-01-27 | シ−メンス、アクチエンゲゼルシヤフト | スタテイツク・ライト・リ−ド・メモリにおける交差結合の製作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568675A (en) * | 1978-11-17 | 1980-05-23 | Toshiba Corp | Fabrication of complementary mos transistor |
| JPS55148441A (en) * | 1979-05-08 | 1980-11-19 | Seiko Epson Corp | Complementary type mos-ic |
| JPS5650535A (en) * | 1979-10-01 | 1981-05-07 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS57192079A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-12-27 JP JP57228963A patent/JPS59119863A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568675A (en) * | 1978-11-17 | 1980-05-23 | Toshiba Corp | Fabrication of complementary mos transistor |
| JPS55148441A (en) * | 1979-05-08 | 1980-11-19 | Seiko Epson Corp | Complementary type mos-ic |
| JPS5650535A (en) * | 1979-10-01 | 1981-05-07 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS57192079A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218064A (ja) * | 1985-07-05 | 1987-01-27 | シ−メンス、アクチエンゲゼルシヤフト | スタテイツク・ライト・リ−ド・メモリにおける交差結合の製作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4927776A (en) | Method of producing semiconductor integrated circuit device including bipolar transistor and insulated gate field effect transistor | |
| US4505027A (en) | Method of making MOS device using metal silicides or polysilicon for gates and impurity source for active regions | |
| US4462149A (en) | Method for producing integrated MOS field effect transistors with an additional track level of metal silicides | |
| JPH0348457A (ja) | 半導体装置およびその製造方法 | |
| EP0187260B1 (en) | Process for fabricating a semiconductor integrated circuit device having misfets | |
| EP0274217A1 (en) | Method of producing a semiconductor device | |
| US5268323A (en) | Semiconductor array and method for its manufacture | |
| JP2751200B2 (ja) | 半導体集積回路のコンタクト構造とその製法 | |
| JPH08288465A (ja) | 静電保護素子 | |
| JPH03169022A (ja) | 半導体集積回路装置 | |
| JPH06252345A (ja) | 半導体集積回路の製造方法 | |
| JP2002170890A (ja) | 半導体装置 | |
| JP3138263B2 (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JPH0322708B2 (ja) | ||
| JPH1041503A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP3114613B2 (ja) | 半導体装置およびその製造方法 | |
| EP0427253A2 (en) | Semiconductor integrated circuit device including bipolar transistors, MOS FETs and CCD | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH0245972A (ja) | 半導体装置 | |
| JP3309995B2 (ja) | 半導体装置 | |
| JPH03283565A (ja) | Ｍｏｓ型半導体集積回路装置 | |
| JPS60113967A (ja) | 半導体装置の製造方法 | |
| JPH0666331B2 (ja) | 半導体装置の製造方法 | |
| JPH0243348B2 (ja) |