JPS5912014B2

JPS5912014B2 - トランジスタの電力合成装置

Info

Publication number: JPS5912014B2
Application number: JP3412778A
Authority: JP
Inventors: 彰顕吉田; 浩三森田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1978-03-27
Filing date: 1978-03-27
Publication date: 1984-03-19
Also published as: JPS54127282A

Description

【発明の詳細な説明】本発明は誘電体基板上もうけられる平衡形伝送路である
スロットラインを用いてトランジスタを電力合成する装
置に関する。

従来のマイクロストリップラインを用いたトランジスタ
の電力合成装置は第１図のごとく構成されている。

ここで１は入力側マイクロストリップライン、２は出力
側マイクロストリップライン、３と４はトランジスタ、
５と６はトランジスタのゲート電極、７と８はドレイン
電極、９は金ワイヤである。第１図では１例として誘電
体基板上にマイクロストリップライン１、２を形成し、
電界効果トランジスタ（ＦＥＴ）のチップをマウントし
た場合の構成が示されている。以下合成するトランジス
タとしてはソースがシ２０−トグラウンドされたＦＥＴ
を用いて説明する。

なおソースがシートグラウンドされているため以下の図
ではソース電極を接地するための金ワイヤは示していな
い。第２図はマイクロストリップラインを用いてＦＥＴ
を電力合成した場合の回路図２５を示している。なお図
中Ｇ、Ｄ、ＳはそれぞれＦＥＴのゲート、ドレイン、ソ
ースを示す。またドレイン電流の直流分、交流分をそれ
ぞれＩ、ｉで示す。Ｚｉｎ、Ｚｏｕｔはそれぞれ１個の
トランジスタの入力インピーダンス、出力インピーダン
ス３０であり、Ｅは接地インピーダンスを示す。しかし
ながら第１図及び第２図に示される従来の装置には次に
示すごとき欠点がある。（１）各トランジスタ３、４は
マイクロストリップライン１、２に対して並列に接続さ
れるため、３５マイクロストリップライン１、２からト
ランジスタ側を見たインピーダンスはトランジスタ１個
の入力側インピーダンス（Ｚｉｎ、Ｚｏｕｔ）のＧ。

一よ −となる。

このため入出力インピーダンスの低クいトランジスタを
電力合成すると、さらにその合成インピーダンスは低く
なり、トランジスタの広帯域な整合をとることが困難と
なる。

また一般にトランジスタのインピーダンスの抵抗分が数
オーム以下になると伝送路損失の抵抗分が無視できなく
Ｙより、伝送路損失による利得の低下が顕著となる。（
２）各トランジスタ３，４に共通に含まれる接地インピ
ーダンスには２ｉの高周波電流が流れるため接地インピ
ーダンスによる帰還効果は１個のトランジスタの場合よ
りも顕著となり負帰還の場合には利得が低Ｔし、正帰還
の場合には不安定となる。

従つて本発明は従来の技術の上記欠点を改善することを
目的とし、その特徴は平衡形伝送路であるスロツト線路
を用いてトランジスタの電力合成をすることにある。

以下図面により詳細に説明する。第３図にスロツトライ
ンを用いた電力合成の原理図を示す。

ここで１は入力側スロツトラインで、誘電体基板の表面
の導体１５にもうけられる溝により構成される。２は同
様の構成で導体１６にもうけられる溝による出力側スロ
ツトライン、３と４はトランジスタ、５と６はゲート電
極、７と８はドレイン電極、９は金ワイヤ、１０，１１
，１２，１３は溝、１７はトランジスタマウント用の導
体を示す。

スロツトラインを形成している導体１５，１６にはそれ
ぞれゲート電圧、ドレイン電圧が印加されており金ワイ
ヤ９を通してＦＥＴへ直流バイアスを供給する。このた
め導体１５，１６は、トランジスタ３，４がマウントさ
れている導体１７とはそれぞれ直流的に分離しなければ
ならず、導体１５と１７，１６と１７の間には溝１０，
１１，１２，１３が形成される。これらの溝は高周波的
には１０，１１がゲート．ソース間に、１２，１３がド
レイン．ソース間にそれぞれ並列に付加されることにな
り、スロツトラインを用いた電力合成方法においては、
この溝の高周波的な影響を除去することが必要である。
従つて導体１５，１６を後退形状としてスロツトライン
端に開口部を設け、スロツトラインを用いたトランジス
タの広帯域な電力合成を実現することができ。。第４図
は本発明の実施例であり、誘電体基板の上にスロツトラ
インを形成しＦＥＴチツプをマウントしたところを示し
ている。

点部は導体部を示している。また、図中の矢印は静的な
高周波電界を示している。誘電体基板上に金属導体箔が
形成された基板を用い、その金属導体部にスロツトライ
ン１ａ，２ａおよびスロツト端に開口部１０ａを設ける
。

トランジスタマウント用導体１７にトランジスタ３，４
をマウントし、金ワイヤ９でスロツトライン端とＦＥＴ
のゲート電極５，６ドレイン電極５，６ドレイン電極７
，８を各々接続する。またトランジスタマウント用導体
１７と直流アース間にバラスト抵抗Ｉｌａを寸加し安定
化のはかれる構造となつている。第５図は本構成をした
場合の回路図であり、図中Ａは高周波的にアース電位と
なり第４図ではトランジスタマウント用導体１７に対応
している。

またＩおよびｉはドレイン電流の直流分、交流分を示し
ている。Ｇ，Ｄ，ＳはそれぞれＦＥＴのゲート、ドレイ
ン、ソースを示している。次に本発明の動作を説明する
。

スロツトラインは平衡形伝送路であるため、第４図に示
すようにスロットラインを形成している導体の対向面は
逆相となつている。スロツトラインを伝搬してきた信号
はＡ点を高周波的アース点として分配され、金ワイヤ９
を通してゲート電極５，６・＼逆相で入力される。すな
わちこのような構成になつているため電力合成するトラ
ンジスタをプツシユプル動作させることができる。この
ようにＡ点を高周波的アースとしてプツシユプル動作さ
せることができるためＡ点と直流アース間に存在する接
地インピーダンスには高周波電流は流れず、高周波信号
に対する接地インピーダンスの影響を除去することがで
きる。

このため従来接地インピーダンスを低下させるために用
いられていたＦＥＴマウント部と直流アース間の広い金
属導体は不用であり、第４図に示すように、スロツトラ
インが形成されている導体部とトランジスタマウント用
導体１７の間に開口部１０を設けることができる。この
開口部１０ａは先に述べたように、ゲート．ソース間、
ドレイン．ソース．間に並列に付加されるがトランジス
タ側から見たこの開口部のインピーダンスは高周波でト
ランジスタの入出力インピーダンスと比較し、十分高い
インピーダンスとなり、入出ガスロッドライン１ａを伝
搬する高周波信号を、開□部の影響を受けることなく広
帯域にトランジスタに供給することができる。また出力
側においても入力側と同様にトランジスタからの出力を
広帯域に出力側スロツトライン２ａ・＼合成することが
できる。第６図は本発明の別の実施例を示し、ヒートシ
ンクの上にマウントされたトランジスタの電力合成に適
用した１例を示したものである。第４図でスロツトライ
ンを形成している導体とトランジスタのマウント用導体
１７の間が開口部１０となつているため、基板を第４図
中の１−１′，２−２′の点線にそつて入力側スロツト
ライン部、トランジスタマウント部、出力側スロツトラ
イン部に分割することができる。このため第６図゛に示
すようにヒートシンク２０の上にマウントされたトラン
ジスタ３，４の入力側、出力側にそれぞれ入力側スロツ
トライン部２１、出力側スロツトライン部２２の基板を
付加することにより、より消費電力の大きな電力用トラ
ンジスタの合成方法として適用することができる。なお
２３は誘電体基板をしめす。次に本発明に特有の効果を
列挙する。

（１）各トランジスタ３，４はスロツトライン１，２に
対して直列に接続されるため、スロツトライン１，２か
らトランジスタ側を見たインピーダンスはトランジスタ
１個のインピーダンス（Ｚｉｎ，ＺＯｕｔ）の２倍と
なる。

このため入出力インピーダンスの低い電力用トランジス
タの電力合成法として出力の向上をはかるとともに、合
成インビーダンスを伝送路の特性インピーダンスに近づ
けることができ、’整合回路の設計が容易となる。また
伝送路に伝送路損失がある場合にもその抵抗分は、合成
インピーダンスの抵一抗分と比較して無視できる値とな
るため、伝送路損失が高周波利得に与える影響を少なく
できる。（２）トランジスタのマウント用導体１７が
高周波的にアース点となるためにトランジスタマウント
部と直流アース間の接地インピーダンスには、高周波電
流は流れず、接地インピーダンスによる帰還効果の影響
を除去することができ、高周波利得の低下、動作の不安
定性を除去することができる。

また接地インビーダンスには高周波電流が流れないため
に、第４図に示すようにバラスト抵抗１１を付加し、ト
ランジスタの安定化をはかることができる。（３）合成
するトランジスタをプツシユプル動作させることができ
るため偶数次歪の改善効果がある。

以上本発明の実施例をＦＥＴチツプについて説明したが
ＦＥＴのかわりにバイポーラトランジスタを使用して合
成することも可能である。

またトランジスタチツプ内に直流的に独立した動作セル
がある場合にも各セルの電力合成が可能である。また、
トランジスタケース内でのトランジスタチップ合成方法
にも本発明を応用することができる。さらにトランジス
タの個数は２個に限定されるものではなく、一般に偶数
個のトランジスタの場合に本発明を適用することが出来
る。

【図面の簡単な説明】

第１図は従来の技術によるトランジスタ合成装置の構成
例、第２図は第１図の装置の等価回路、第３図゛は本発
明によるトランジスタの電力合成装置の原理説明図、第
４図１ま本発明によるトランジスタの電力合成装置の構
成例、第５図は第４図の装置の等価回路、及び第６図は
本発明によるトランジスタの電力合成装置の別の構成例
である。１；入力側マイクロストリツプライン、２；出力側マイ
クロストリツプライン、３，４；トランジスタ、５，６
；ゲート電極、７，８：ドレィン電極、９；金ワイヤ、
１０〜１３；溝、１５，１６；導体、ＩＴ：トランジス
タマウント用導体。

Claims

【特許請求の範囲】１誘電体の表面をおおう導体にもうけられる溝による
入力側および出力側のスロットラインと、入力側および
出力側のスロットラインの間に各スロットラインの端部
に近接してもうけられスロットラインを構成する前記導
体と絶縁されかつ直流的に接地されるトランジスタマウ
ント用導体と、該導体の上に実装される偶数個のトラン
ジスタと、半数のトランジスタの入力端子を入力側スロ
ットラインを構成する一方の導体に接続する配線と、他
の半数のトランジスタの入力端子を入力側スロットライ
ンを構成する他方の導体に接続する配線と、前記半数の
トランジスタの出力端子を出力側スロットラインを構成
し当該トランジスタの入力端子の接続された導体に対応
する導体に接続する配線と、前記他の半数のトランジス
タの出力端子を出力側スロットラインを構成する他方の
導体に接続する配線とを有することを特徴とするトラン
ジスタの電力合成装置。２各スロットラインを構成する導体がスロットライン
の端部から後退形状である特許請求の範囲第１項の発明
。