JPS5924172Y2 - マイクロストリツプ線路インピ−ダンス変成器 - Google Patents
マイクロストリツプ線路インピ−ダンス変成器Info
- Publication number
- JPS5924172Y2 JPS5924172Y2 JP11126278U JP11126278U JPS5924172Y2 JP S5924172 Y2 JPS5924172 Y2 JP S5924172Y2 JP 11126278 U JP11126278 U JP 11126278U JP 11126278 U JP11126278 U JP 11126278U JP S5924172 Y2 JPS5924172 Y2 JP S5924172Y2
- Authority
- JP
- Japan
- Prior art keywords
- line
- impedance
- microstrip line
- width
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【考案の詳細な説明】
この考案は高出力マイクロ波トランジスタ等の低インピ
ーダンス素子の整合回路に用いられるインピーダンス変
成器に関するものである。
ーダンス素子の整合回路に用いられるインピーダンス変
成器に関するものである。
マイクロ波帯の高出力増幅器に用いられるバイポーラ・
トランジスタや電界効果型トランジスタ（以下ＦＥＴと
略す）においては、有効エミッタ周囲長やゲート巾等の
増大に伴い、入力インピーダンスは極めて小なるものと
なっている。
トランジスタや電界効果型トランジスタ（以下ＦＥＴと
略す）においては、有効エミッタ周囲長やゲート巾等の
増大に伴い、入力インピーダンスは極めて小なるものと
なっている。
例えば、６０００ ｐ ｍのゲート巾をもツＧａＡｓ
ＦＥＴニおイテは入力端のインピーダンスは１０ＧＨｚ
において、０゜４Ｑ程度であり、これと５０４７線路系
の間の整合は著るしく困難なものとされている。
ＦＥＴニおイテは入力端のインピーダンスは１０ＧＨｚ
において、０゜４Ｑ程度であり、これと５０４７線路系
の間の整合は著るしく困難なものとされている。
０．４Ｑと５０Ｊ７の間の整合をマイクロストリップ線
路構成のインピーダンス変成器を用いて、実現する場合
には４６５ｇ程度の特性インピーダンスが必要となって
くる。
路構成のインピーダンス変成器を用いて、実現する場合
には４６５ｇ程度の特性インピーダンスが必要となって
くる。
これを比誘電率εｒ二４０程度の誘電体基板上のマイク
ロストリップ線路で構成しようとすれば、基板厚をｈ、
線路中をＷとしてＷ＝ｕ程度がｈ 必要である。
ロストリップ線路で構成しようとすれば、基板厚をｈ、
線路中をＷとしてＷ＝ｕ程度がｈ 必要である。
第１図には０．５ｍｍＸ２．５ｍｍのチップ１１上に配
置された、各々０．７５ｍｍ巾のゲートを有する単位Ｆ
ＥＴ５ケよりなるトランジスタの入力整合回路として、
ｈ二Ｑ、２ｍｍ、εｒ＝４０の誘電体基板１２上のマイ
クロストリップ線路１３を配した例を示したものである
。
置された、各々０．７５ｍｍ巾のゲートを有する単位Ｆ
ＥＴ５ケよりなるトランジスタの入力整合回路として、
ｈ二Ｑ、２ｍｍ、εｒ＝４０の誘電体基板１２上のマイ
クロストリップ線路１３を配した例を示したものである
。
マイクロストリップ線路の一端は８ケの単位ＥＦＴのゲ
ート・パッドにボンディングワイヤにより接続され、他
端はεｒ ＝９．７ ｈ ＝１ ｍｍの誘電体基板１４
上の５０Ｑマイクロストリツプ線路１５に接続される。
ート・パッドにボンディングワイヤにより接続され、他
端はεｒ ＝９．７ ｈ ＝１ ｍｍの誘電体基板１４
上の５０Ｑマイクロストリツプ線路１５に接続される。
なお、トランジスタの出力電極たるドレインパッドは誘
電体基板１６（εｒ ＝９．７、ｈ ＝ １ ｍｍ）上
（７）？イクロストリップ線路１７よりなる出力整合回
路に接続されている。
電体基板１６（εｒ ＝９．７、ｈ ＝ １ ｍｍ）上
（７）？イクロストリップ線路１７よりなる出力整合回
路に接続されている。
ところで、マイクロストリップ線路１３に対するＴＥＭ
波の位相速度は６ Ｘ １０９ｃｒｎ／ｓｅｃ程度であ
り、１０ＧＨｚにおける波長λｇは６ｍｍである。
波の位相速度は６ Ｘ １０９ｃｒｎ／ｓｅｃ程度であ
り、１０ＧＨｚにおける波長λｇは６ｍｍである。
４．５ｇの特性インピーダンスを得るためにはＷ＝１１
Ｘｈ＝２．２ｍｍとする必要があるが、このＷの値は’
−１，５ｍｍより大となる。
Ｘｈ＝２．２ｍｍとする必要があるが、このＷの値は’
−１，５ｍｍより大となる。
この例がらも明瞭となるように、低い特性インピーダン
スを高い周波数領域で、得ようとすれば必然的にＷはλ
ｇに比し大なるものとなり、線路の横巾の方向に電位分
布が発生し、各単位トランジスタに供給される電力の不
均一を結果するという欠点があった。
スを高い周波数領域で、得ようとすれば必然的にＷはλ
ｇに比し大なるものとなり、線路の横巾の方向に電位分
布が発生し、各単位トランジスタに供給される電力の不
均一を結果するという欠点があった。
この考案の目的は前記従来の欠点を除去せしめたマイク
ロストリップ線路インピーダンス変成器を提供すること
にある。
ロストリップ線路インピーダンス変成器を提供すること
にある。
この考案によれば誘電体基板上のＮ本（Ｎは３以上）の
平行線路よりなる分布型結合線路よりなり上記各線路の
一端を各々Ｚａなるインピーダンスを有する素子に接続
し、他端をｚｂなるインピーダンスを有する負荷に共通
に接続する事によって、Ｚａとｚｂの間のインピーダン
ス整合を実現するインピーダンス変成器において、上記
Ｎ本の線路のうち、最も外側に位置する２本の線路の巾
が、内側に位置するＮ−２本の線路の巾よりも小なるも
のとすることにより、各線路のイーブンモードについて
の特性インピーダンスを等しくした事を特徴とするマイ
クロストリップ線路インピーダンス変成器が得られる。
平行線路よりなる分布型結合線路よりなり上記各線路の
一端を各々Ｚａなるインピーダンスを有する素子に接続
し、他端をｚｂなるインピーダンスを有する負荷に共通
に接続する事によって、Ｚａとｚｂの間のインピーダン
ス整合を実現するインピーダンス変成器において、上記
Ｎ本の線路のうち、最も外側に位置する２本の線路の巾
が、内側に位置するＮ−２本の線路の巾よりも小なるも
のとすることにより、各線路のイーブンモードについて
の特性インピーダンスを等しくした事を特徴とするマイ
クロストリップ線路インピーダンス変成器が得られる。
前記この考案によれば各素子に均一に電力が供給される
ような整合回路を容易に実現することができる。
ような整合回路を容易に実現することができる。
以下この考案につき図面を用いて、詳細に説明する。
第２図は、この考案の一実施例を説明するための、マイ
クロ波電界効果トランジスタ増幅器回路図である。
クロ波電界効果トランジスタ増幅器回路図である。
この例においてはＮ＝４とした。厚さに比誘電率εｒの
誘電率褥板２１上には４本の線路２２．２３，２４．２
５が形成され、各線路の一端にはトランジスタチップ２
６上の８ケの単位ＦＥＴが２ケづつの組として、接続さ
れている。
誘電率褥板２１上には４本の線路２２．２３，２４．２
５が形成され、各線路の一端にはトランジスタチップ２
６上の８ケの単位ＦＥＴが２ケづつの組として、接続さ
れている。
各線路の他端は誘電体基板２７上の特性インピーダンス
Ｚｃ＝５０！２のマイクロストリップ線路２８に接続さ
れる。
Ｚｃ＝５０！２のマイクロストリップ線路２８に接続さ
れる。
ストンツブ線路２８は増幅器入力端子を構成している。
なお、トランジスタの出力電極を構成するドレインパッ
ドは誘電体基板２９上のマイクロストリップ線路３０よ
りなる出力整合回路に接続される。
ドは誘電体基板２９上のマイクロストリップ線路３０よ
りなる出力整合回路に接続される。
線路２２．２５の線路巾をＷｏ 、２３．２４の線路巾
をＷｉとするとき、ＷＯ＜Ｗｉである。
をＷｉとするとき、ＷＯ＜Ｗｉである。
８ケの単位ＦＥＴよりなるトランジスタ全体の入力イン
ピーダンスを２１とすれば、各線路の一端に接続される
インピーダンスＺａはＺａ＝４Ｚｒとなる。
ピーダンスを２１とすれば、各線路の一端に接続される
インピーダンスＺａはＺａ＝４Ｚｒとなる。
ＺａとＺｂ＝Ｚｃ＝５０．Ｑの間の整合をとるための整
合量回路を設計するには、線路の特性インピーダンス、
及び線路長を定める必要がある。
合量回路を設計するには、線路の特性インピーダンス、
及び線路長を定める必要がある。
この考案における結合線路の各端子は、同相励起状態で
使用されるめた、必要なのはイーブンモードに対する特
性インピーダンスＺｅである。
使用されるめた、必要なのはイーブンモードに対する特
性インピーダンスＺｅである。
Ｚｅ及び線路長１は、一般には、次の関係を満足するよ
うに定められる。
うに定められる。
ｖｅ：イーブンモードについての位相速度第３図は、こ
の考案の原理を説明するための図であり、誘電体基板３
１上に距離Ｓだけ離間して配された４本の線路３２，３
３，３４．３５よりなる結合線路の断面を示したもので
ある。
の考案の原理を説明するための図であり、誘電体基板３
１上に距離Ｓだけ離間して配された４本の線路３２，３
３，３４．３５よりなる結合線路の断面を示したもので
ある。
最も外側の線路３２゜３５の巾をＷｏ、内側の線路３３
．３４の巾をＷｉ、基板の厚さをｈであられす。
．３４の巾をＷｉ、基板の厚さをｈであられす。
イーブンモードに対する特性インピーダンスを３２．３
５につきＺｅｏ 、３３．３４につきＺｅｉとすると、
ＺｅＯ９Ｚｅｉは各線路の単位長さ当の容量Ｃｏ 、Ｃ
ｉ、位相速度Ｖｅを用いて、次のように表わされる。
５につきＺｅｏ 、３３．３４につきＺｅｉとすると、
ＺｅＯ９Ｚｅｉは各線路の単位長さ当の容量Ｃｏ 、Ｃ
ｉ、位相速度Ｖｅを用いて、次のように表わされる。
Ｃｏ 、Ｃｉを求めるには次のような近似方法が有効で
ある。
ある。
いま各線路が等しい巾Ｗであるとすると、Ｃｏ 、Ｃｉ
はＷ及び線路間の間隙Ｓ、基板厚りの関数となる。
はＷ及び線路間の間隙Ｓ、基板厚りの関数となる。
Ｃｏ 、ＣｉのＷ等への依存性の差異は主として板端容
量（ｆｒｉｎｇ ｉｎｇ ｃａｐａｃｉｔａｎｃｅ）の
差異によるが、これに影響を与えるのは、最近接の線路
のみであると仮定する。
量（ｆｒｉｎｇ ｉｎｇ ｃａｐａｃｉｔａｎｃｅ）の
差異によるが、これに影響を与えるのは、最近接の線路
のみであると仮定する。
この場合Ｃｏ 、Ｃｉはｉのみに依存する項
に分離できる。
即ち、Ｃｏ 、 Ｃｉは次のようにかける。
第３図についての静電気学的考案よ
如く、有限なＳに対して（即ち旦〈＝ａ）り明瞭なる
である。
Ｗｏ 、Ｗｉが異なる場合も、上記の議論は近似的に成
立するので、Ｃｏ 、Ｃｉは次式のようにかける。
立するので、Ｃｏ 、Ｃｉは次式のようにかける。
従がってＺｅｏ ＝ ＺｅｉであるためにはＷｏ ＝
Ｗｉ でなければならない。
Ｗｉ でなければならない。
いま、実例として、上記の６０００μｍのゲート巾を有
するＧａＡｓ ＦＥＴの入力端子をＺｃ二５０４７の電
源インピーダンスに対して整合せしめる回路をεｒ＝４
０の誘電体基板を用いて実現する場合を考察する。
するＧａＡｓ ＦＥＴの入力端子をＺｃ二５０４７の電
源インピーダンスに対して整合せしめる回路をεｒ＝４
０の誘電体基板を用いて実現する場合を考察する。
インピーダンス変成器を構成する線路の本数はＮ＝４と
する。
する。
ＦＥＴの全体としての人力インピーダンスをＺ工＝０．
４９とする。
４９とする。
Ｚａ＝４ ＺＴ＝１．６ 、！Ｑ
であり、Ｚｂ ＝ Ｚｃ ＝ ５０ Ｑであるので、必
要とされる線路インピーダンスＺｅ、及び線路長ｌは（
１）式より、 となる。
要とされる線路インピーダンスＺｅ、及び線路長ｌは（
１）式より、 となる。
Ｖｅ ＝ ６ Ｘ １０９ｃｍ／ｓｅｃ、 ｆ ＝ １
０”Ｈｚとすればｌ＝１．５ｍｍである。
０”Ｈｚとすればｌ＝１．５ｍｍである。
誘電体基板厚りは、工作上の精度、取扱時の強度等を考
慮するとｈ＝０．２ｍｍ程度が必要である。
慮するとｈ＝０．２ｍｍ程度が必要である。
Ｚｅ＝１１）を得るためには、Ｗ〜０．４ｍｍとする必
要があり、トランジスタチップ巾を２．５ｍｍ程度とす
ればＳ−Ｑ、２ｍｍとなる。
要があり、トランジスタチップ巾を２．５ｍｍ程度とす
ればＳ−Ｑ、２ｍｍとなる。
は電界分布についての境界値問題を解くことによって求
められる。
められる。
となり、所望の特性インピーダンスが得られる。
以上説明したように、この考案によればＮ本の平行線路
よりなる分布型結合線路を用いた、マイクロストリップ
線路インピーダンス変成器においては、最も外側に配さ
れた線路の巾が、内側に配された線路の巾よりも小なる
ものとされているため、各線路の一端に接続されるＮ個
の、相等しいインピーダンスのもつ素子のみるインピー
ダンスは相等しいものとする事ができる。
よりなる分布型結合線路を用いた、マイクロストリップ
線路インピーダンス変成器においては、最も外側に配さ
れた線路の巾が、内側に配された線路の巾よりも小なる
ものとされているため、各線路の一端に接続されるＮ個
の、相等しいインピーダンスのもつ素子のみるインピー
ダンスは相等しいものとする事ができる。
これをマイクロ波高出力トランジスタの入力整合回路に
用いるときは、単位トランジスタに均一に入力電力を分
配する事ができ、また出力整合回路に用いる場合は、各
単位トランジスタの出力端子に加わる交流電圧の位相、
帳巾を相等しいものとする事ができ、丈信号動作時にお
いて、効率よく出力合成を実現する事ができる。
用いるときは、単位トランジスタに均一に入力電力を分
配する事ができ、また出力整合回路に用いる場合は、各
単位トランジスタの出力端子に加わる交流電圧の位相、
帳巾を相等しいものとする事ができ、丈信号動作時にお
いて、効率よく出力合成を実現する事ができる。
この回路はマイクロ波帯のバイポーラ・トランジスタ、
電界効果トランジスタに広く応用可能であり、その資す
るところ大である。
電界効果トランジスタに広く応用可能であり、その資す
るところ大である。
第１図は従来のマイクロストリップ線路インピーダンス
変成器を説明するための図面である。 第２図はこの考案の一実施例であるマイクロストリップ
線路インピーダンス変成器を示す。 第３図はこの考案の一実施例であるマイフロストラリプ
型路インピーダンス変成器の動作原理を説明するための
図面であり３６は接地面を形成する金属層である。
変成器を説明するための図面である。 第２図はこの考案の一実施例であるマイクロストリップ
線路インピーダンス変成器を示す。 第３図はこの考案の一実施例であるマイフロストラリプ
型路インピーダンス変成器の動作原理を説明するための
図面であり３６は接地面を形成する金属層である。
Claims (1)
- 誘電体基板上のＮ本（Ｎは３以上）の平行線路よりなる
分布型結合線路よりなり上記各線路の一端を各々Ｚａな
るインピーダンスを有する素子に接続し、他端をｚｂな
るインピーダンスを有する負荷に共通に接続する事によ
って、Ｚａとｚｂの間のインピーダンス整合を実現する
インピーダンス変成器において、上記Ｎ本の線路のうち
、最も外側に位置する２本の線路の巾を、内側に位置す
るＮ−２本の線路の巾よりも小なるものとする事により
、各線路のイーブンモードについての特性インピーダン
スを等しくしたことを特徴とするマイクロストリップ線
路インピーダンス変成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11126278U JPS5924172Y2 (ja) | 1978-08-14 | 1978-08-14 | マイクロストリツプ線路インピ−ダンス変成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11126278U JPS5924172Y2 (ja) | 1978-08-14 | 1978-08-14 | マイクロストリツプ線路インピ−ダンス変成器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5529809U JPS5529809U (ja) | 1980-02-26 |
| JPS5924172Y2 true JPS5924172Y2 (ja) | 1984-07-18 |
Family
ID=29058927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11126278U Expired JPS5924172Y2 (ja) | 1978-08-14 | 1978-08-14 | マイクロストリツプ線路インピ−ダンス変成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924172Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2160761B1 (en) * | 2007-06-22 | 2019-12-04 | Cree, Inc. | Rf transistor package with input and output matching networks each comprising a split capacitor and corresponding manufacturing method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5436063B2 (ja) * | 2009-06-19 | 2014-03-05 | 三菱電機株式会社 | マイクロ波電力増幅器 |
| JP5699829B2 (ja) * | 2011-07-05 | 2015-04-15 | 三菱電機株式会社 | 高周波電力増幅器 |
-
1978
- 1978-08-14 JP JP11126278U patent/JPS5924172Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2160761B1 (en) * | 2007-06-22 | 2019-12-04 | Cree, Inc. | Rf transistor package with input and output matching networks each comprising a split capacitor and corresponding manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5529809U (ja) | 1980-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11251849A (ja) | 高周波電力増幅器 | |
| EP0680141B1 (en) | Improvement of frequency characteristic of semiconductor device in microwave frequency band | |
| JPS60153602A (ja) | コプレ−ナ線路・スロツト線路変換回路 | |
| JP2738701B2 (ja) | 高周波増幅回路 | |
| JPH065794A (ja) | 高周波増幅装置 | |
| US6169301B1 (en) | Planar dielectric integrated circuit | |
| JPH0249562B2 (ja) | ||
| JPS6114183Y2 (ja) | ||
| KR100267816B1 (ko) | 고주파반도체장치 | |
| JPH0366205A (ja) | 高周波トランジスタの整合回路 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| SU1688385A1 (ru) | Монолитный усилитель мощности | |
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| JPS6322725Y2 (ja) | ||
| JPH0964602A (ja) | 伝送線路 | |
| JPS6213113A (ja) | マイクロ波半導体増幅器 | |
| JP2001257546A (ja) | 高周波電力増幅器 | |
| JPH04188904A (ja) | 共平面アンテナ | |
| JPS6114181Y2 (ja) | ||
| JPH0366203A (ja) | 高周波トランジスタの整合回路 | |
| JPH05259709A (ja) | 高比誘電率基板整合回路 | |
| JPS62245804A (ja) | ９０゜ハイブリツド | |
| JPS6173352A (ja) | マイクロ波ｆｅｔ増幅器 | |
| JPH0260204A (ja) | マイクロ波集積回路 | |
| JPS5857739A (ja) | マイクロ波集積回路装置 |