JPS59136790A - 楽音発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は楽音発生装置に関し、特に、楽音波形の形状を
操作し時間的な変化を施して自然楽器音を模擬する楽音
発生装置に関する。

従来例の構成とその問題点 従来、自然楽器音を模擬するものとして、正弦波合成方
式を用いたもの、周波数変調方式を用いたもの、減算方
式（おもにアナログ処理でＶＣＯ。

ＶＣＦ、ＶＣＡなどを使用したもの）を用いたものなど
が提示されているが、回路規模が大きくな夛実現化が困
難なものとか、方式上の限界があるという問題点を有し
ていた。

発明の目的 本発明の目的は、簡単な構成で自然楽器音を模擬すると
ともに波形のつなぎ目で発生する不連続を防ぐことがで
きる楽音発生装置を提供するものである。

発明の構成 本発明の楽音発生装置は、≠楽音の発音９ト１始がら発
音終了時までの複数個の楽音波形のうち少なくとも２つ
以上の楽音波形をディジタル値の形で記憶する波形メモ
リと、発箭昔階を決定するメートクロック発生部と、上
記メートクロック発生部の出力信号に基づいて上記波形
メモリから°２つの波形サンプルデータを読み出す波形
読み出し部と、上記波形読み出し部で読み出した２つの
波形サンプルデークを用いて楽音波形を形成する波形計
算部と、上記波形計算部のディジタル出力信号をアナロ
グ信号に友換する変換部とを具備し、前記波形計算部で
実行する計算内容は、前記波形読み出し部で読み出した
２つの波形サンプルデータを用いて波形内挿演算を行な
い、仮想波形サンプル値を求めるようにしたものであり
、ノートクロックに同期した楽音を発生するとともに、
楽音波形の形状を時間的に変化させて自然楽器音に近い
楽音波形を発生することができ、しかも隣り合う波形サ
ンプルデータが仮想サンプル値を求めるので、波形のつ
なぎ目で発生する不連続を防ぐことができる。

実施例の説明 以下本発明の一実施例を図面に基づいて説明する。１ず
本発明の原理について説明する。第１図に離散的に抽出
した楽音１間期の楽音波形を示す。

発音開始時からの時間経過と楽音波形との関係を下記に
示す。

楽音波形　　　　　　　　　時間経過 Ｄ　　　　　　　　　　　　３２０ｍ５（４） Ｅ　　　　　　　　　　　　　　　　　　７２０ｍ５第
１図からもわかるように、時間経過と共に楽音波形の形
状が変化している０本発明は、楽音波形の時間的形状変
化という点に着目し、波形の形状に時間変化を施すこと
Ｉｃより、自然楽器らしい楽音を発生するものである。

データメモリの記憶内容についての説明第２図に発音開
始時から発音終了時までの楽音波形のエンベロープ包絡
状態の一例を示す、第２図に示したエンベロープ包絡の
発音開始時から発音終了時までを工分割（Ｉｌ０．１．
・・・Ｉｉｌ・・・、Ｉｌ１）する０そして、各分割点
から選択抽出した楽音波形１周期をそれぞれＮ分割する
。第３図に選択抽出した楽音波形の一例を示す。抽出し
た１個の楽音波形１周期をＮ分割して得たＮ個の波形サ
ンプル値すなわち、Ｎ×工個の波形サンプル値と、楽音
を発生する時に使用する制御データ（本発明では、波形
内挿を行なうための制御データを考えている）とをデー
タメモリに記憶しておく。

波形内挿方法についての説明 波形内挿方法としては、■分割して選択抽出したサンプ
ル波位置ｉからｉ＋１　（Ｉｌ０　、１　、２゜・・、
ｌ−１）の間を楽音波形１周期がＭ回くシ返して推移す
るものとし、波形サンプル／　（Ｘ、　、ｎ）　、！；
’（Ｉｉｌ１．ｎ）との間に存在する仮想サンプル値ル
点の波形サンプル値を算出して近似値を求めようとする
ものである。補間式を下式に示す。

＋ｆ（Ｘｉ、ｎ）・四・・・曲・曲・（１）ｉは、■分
割して抽出したサンプル位置で、波形ナンバである＠　
　（ｉ−ｏ、ｔ、２．・・・、Ｉｌ−１）は、波形ナン
バ１からｉ＋１の間をＭ回縁シ返し推移している途中の
位置を表わすものである。（ｍ＝ｏ　、　１　、２、−
、Ｍ−１）ｎは、楽音波形１周期をＮ分割したサンプル
位置で波形サンプルナンドである。

（ｎ−０，１，２，＝−、Ｎ−１） 第４図（ａ）に（１）式を用いた補間例を示す０図から
もわかるように、波形のつなぎ目で不連続が発生してい
る。この不連続点のレベル差が大きい場合は、不用なノ
イズ成分として聴感上問題となる場合がある。そこで、
本実施例では、（１）式に補正項を加えて第４図（ｂ）
に示すように不連続点の発生を防止している。（２）式
に補正項を加えた補間式を示す。

／　（Ｘｌ　、ｒｎ、ｎ）　−（ｆ（Ｘ４＋、、ｆｌ）
−／　（Ｘｉ、ｎ）エンベロープの付加方法についての
説明楽音の種類として、オルガン型エンベロープとピア
ノ型エンベロープがある。第５図にオルガン型とピアノ
型のエンベロープを付加した一例を示す、゛図中（ａ）
はオルガン型、（ｂ）はピアノ型である。

この説明では、前述までと違いデータメモリに記憶して
いる波形は、発音終了時までの波形ではなく楽音の定常
部あるいは波形の形状が安定した所までを持ち、以後の
波形発生はデータメモリに記憶している最後の波形をく
シ返し使用するものとする。

オルガン型の説明 第５図中Ａ点でキー信号がオン状態となると、データメ
モリの波形データを用い波形内挿を行なって楽音を合成
する。そして、Ｂ点まで時間が進むと最終波形データと
なシ、以後最終波形かくシ返し発生する。その後、０点
でキー信号がオフ状態になると、エンベロープ信号は減
衰特性とな多出力波形は減衰することになる。

ピアノ型の説明 第５図中Ａ点でキー信号がオン状態となると、データメ
モリの波形データを用い波形内挿を行なって楽音を合成
する。そして、Ｂ点まで進むと最終波形データとなり、
以後最終波形データをくシ返し使用するとともに、エン
ベロープ信号が減衰特性状態となり、出力波形は減衰特
性に対応して減衰して行く。

音程の発生方法についての説明 音階の決定については、１２音階に相当するクロック信
号を発生する。オクターブ関係については、データメモ
リに記憶している楽音波形１周期のサンプル数をかえる
ことによりオクターブ関係の音程を発生している。

ｃｏ音を５１２サンプルとすると、音階クロック信号は
、８２．７０８Ｈ２Ｘ５１２サンプル”＝　１６．７４
ＫＨｚとなる。第１表に音階クロック周波数を、第２表
に波形サンプル数とオクターブ関係について示す。

′次に本発明の一実施例について図面を参照しながら説
明する。第６図は本発明の楽音発生装置を採用した電子
楽器のブロック図である。　　（６０１）は鍵、鎧部（
ＫＢ）　、（６０２）は音色タブレットスイッチやビブ
ラート効果のオンオフスイッチやグライド効果のオンオ
フスイッチなどによ多構成される操作部（ＴＡＢ）、（
６０８）は中央処理装置（ＣＰＵ）で、コンピュータな
どに用いられているものと同様のもの、（６０４）は読
み書き可能な記憶装置（ランダムアクセスメモリでＲＡ
Ｍと呼ぶ）、（６０５）はＣＰＵ（６０８）の動作を決
定するプログラムが格納された読み出し専用記憶装置（
リードオンリーメモリでＲＡＭと呼ぶ）、（６０６）は
楽音の合成を行なうため第　　１　　表 ７Ｍ（Ｋ＝　８．０００９６ＭＨｚ 第　　２　　表 の波形サンプルデｉりや波形内挿を行なうための制御デ
ータなどを記憶しているＲＯＭである。（６０７）はＲ
ＯＭ　（６０６）に記憶している波形サンプルデータや
制御デーｔりを用いて楽音を発生する楽音発生部、（６
０８）はサンプリングノイズを除去するフィルタ、（６
０９）は電気音響変換器である。

鍵盤部（６０１）　、操作部（６０２）　、ＣＰＵ（６
０８）、ＲＡＭ（６０４）、ＲＯＭ　（６０５）　（６
０６）　、楽音発生部（６０７）はデータバス、アドレ
スバスおよびコントロール線テ結合されている。このよ
うにデータバスとアドレスバスとコントロール線とで結
合する方法そのものハ、ミニコンヒュータやマイクロコ
ンピュータを中心とした構成方法として公知のものであ
る。

データバスとしては８〜１６本位用いられ、このパス線
上をデータが一方向でなく多方向に時分割的に送受信さ
れる。アドレスバスも複数本だと、ｔば１６木用意され
、通常はＣＰＵ　（６０８）がアドレスコードを出力し
、他の部分がアドレスコードを受は取る。コントロール
線は通常メモリ・リクエスト線（ＭＲＥＯ）、Ｉ１０リ
クエスト陪（ＬＯｆｔＱ）　、リード線（ＲＤ）、ライ
ト線（ＷＲ）などが用いられる。

ＭＲＥＱはメモリを読み書きすることを示し、ｌ０ＲＱ
は入出力装置（Ｉｌｏ）の内容を取り出しすることを示
し、ＲＤはメモリやＩｌｏからデータを読み出すタイミ
ングを示し、ＷＥＬはメモリやＩｌｏにデータを書き込
むタイミングを示す。このようなコントロール線を用い
たものとしては、ザイログ社のマイクロプロセッサＺ８
０があげられる。

次に第６図の電子楽器の動作について述べる。

鍵盤部（６０１）は、複数の鍵スィッチを複数の群に分
ケチ、群内の鍵スィッチのオン／オフ状態’；ｃ一括し
てデータバスに送ることができるように構成される。た
とえば６１鍵の鍵盤の場合、６鍵（半オクターブ）ずつ
の１０群と１鍵の１群の１１群に分け、各群にアドレス
コードを１つずつ割りつける。アドレスラインに上記各
群のうちの１つを示すアドレスコードが到来し、信号Ｉ
ＯＲ，Ｑと信号ＲＤが印加されると、鍵盤部（６０１）
はそのアドレスコードを解読して、対応する群内のキー
スイッチのオン／オフを示す６ビツトまたは１ビツトの
データをデータバスに出力する。これらは、デコーダ、
バスドライバおよび若干のゲート回路を用いて構成する
ことができる。操作部（６０２）のうち、タブレットス
イッチについては、鍵盤部（６０１）と同様の構成をと
ることができる。

ＣＰＵ　（６０８）はその内部にあるプログラムカウン
タのコードに対応するＲＯＭ　（６０５）のアドレスか
ら命令コードを読み取）、これを解読して算術演算、論
理演算、データの読み込みと蓄き込み、プログラムカウ
ンタの内容の変更による命令のジャンプζどの作業を行
なう、これらの作業の手順はＲＯＭ（６０５）に書き込
まれている。まずＣＰＵ　（６０８）はＲＯＭ　（６０
５）より鍵盤部（６０１）のデータを取り込むための命
令を読み取９、鍵盤部（６０１）の合鍵のオン／オフを
示すコードを各群ごとに取シ込んで行く。そして、押鍵
されている鍵コードを、楽音発生部（６０７）の有限の
チャネルに割シ当て鍵コードに対応する楽音発生データ
を送出する。

次にＣＰＵ　（６０８）は操作部（６０２）よシデータ
を取υ込むための一群の命令を順次ＲＯＭ　（６０５）
から読み取り、これらを解読して操作部（６０２）に対
応するアドレスコードとコントロール信号ｌ０ＲＱとＲ
Ｄを出力し、データバスに操作部（６０２）のスイッチ
の状態を表現するコードを出力させ、ＣＰＵ　（６０８
）内に読み込む。ＣＰＵ　（６０８）内に読み込んだデ
ータに基づいて、音色の選択や所定め効果制御データの
生成を行ない、ＲＯＭ　（６０６）に音色選択データ、
楽音発生部（６０７）に効果制御データを送出する。

なお１押鍵されている鍵コードを楽音発生部（６０７）
の有限のチャネルに割り当ててゆく方法そのものは、ジ
ェネレータアサイナ機能として公知のものである。

楽゛音発生部（６０７）　テはＣＰＵ（６ｏ８）カラ供
給すした楽音発生データに基づいて、楽音合成データ′
ＲＯＭ　（６０６）から所定の波形サンプルデータや制
御データを取シ込み波形内挿処理を行なって楽音波形を
発生し、フィルタ（６０８）を介して電気音響変換器（
６０９）から楽音を発生させる。なお、楽音発生部（６
０７）の内部処理としては前述に説明したとおりである
。

第７図にＣＰＵ　（６０Ｂ）から楽音発生部（６０７）
にデータを供給する場合のタイムチャートを示す、アド
レスバスに１１０ポートアドレスを、データバスに楽音
発生データや効果制御データなどをそれぞれ供給する。

そして、コントロール信号ｌ０ＲＱトｉが論理ロウレベ
ル（以下″Ｏ“と略す）から論理ハイレベル（以下”１
°と略す）へ貧化するタイミングで、１１０ボートアド
レスで指定されているチャネルにデータバスの内容をラ
ッチする。

次に、楽音発生部（６０７）に供給される各種のデータ
についての説明を行なう。

８Ｐ、３表にＩ１０ボートアドレスと各種データの内容
を示す。Ｉｌｏ　、Ｎ　−）アドレスは１６進表示とな
っている。Ｉ１０ボートアドレス（００）ｔａから（０
７）ｔｏに対応するデータは、楽音発生データで８チャ
ネル分すなわち、８音分の発生が可能となっている。

Ｉ１０ポートアドレス（０８）ｔａはサスティンデータ
で、第５図で説明したエンベロープ信号の減衰特性を指
定するものである。Ｉ１０ボートアドレス（０９）ｔ。

はエンベロープ特性がピアノ型のｉに有効となる第゛′
８　表 ダンパデータで、サスティンデータと同様エンベロープ
信号の減衰特性を指定するものである。■１０ボートア
ドレス（ＯＡ）ｓ６はビートデータで、２楽音発生時の
周波数のずれを指定するものである。

Ｉ／、０ボートアドレス（ＯＢ）１６は効果制御データ
で、゛ビブラートオン／オフ信号やグライドオン／オフ
信号などで構成している。

第４表に楽音発生データの構成内容を示す。ビット位置
ＤＱからＤ３は音階周波数を指定するノートクロック指
定データである。ビット位置Ｄ４〜Ｄ６は発生音域を指
定する波形サンプル数指定データである。ビット位置Ｄ
７は鍵スィッチのオン／オフ操作に伴なうキーオン／オ
フ信号で、オフ時は”０“、オン時は°１“となる。

第５表に波形サンプル数指定データ５Ｄ６−８Ｄ２のコ
ード内容とそのコードで指定される波形１周期のサンプ
ル数を示す。波形サンプル数指定データＳＤは（ｏｏｏ
）、から（，１１１）、までの８種類の波形サンプル数
が指定できるようになっておシ、本実施例では、５１２
サンプルから４サンプルまでを指定第　　５　　表 第　　６　　表 している。

第６表にノートクロック指定データＮＤＯ〜ＮＤ８で表
わされるコードの内容と、そのコードで指定される指定
音階の関係を示す。

第７表に効果制御データの構成内容を示す。ビット位置
ＤＱはビブラートオン／オフ信号ＶＩＢで、操作部（６
０２）内のビブラートオン／オフスイッチがオフの時１
０＃、オンの時５１′となる。

ビット位置Ｄ１はディレィビブラートオン／オフ信号Ｄ
ＶＩＢで、ディレィビブラート効果制却信号であシ、操
作部（６０２）内のディレィビブラートオン／オフスイ
ッチがオフの時ｌ０１１オンの時〒となる。

ビット位置Ｄ２はグライドオン／万フ信号ＧＬで、操作
部（６０２）内のグライドスイッチがオフの時０“、オ
ン、の時”１“となる。

ビット位ｔａＤ８はオルガン型／ピアノ型指定信号ＯＰ
Ｓで、エンベロープ特性を指定するものであり、オルガ
ン型の時１０′、ピアノ型の時１１）なる。

ピッ）　位ｉＪ　Ｄ４はダンパオン／オフ信号ＤＭＰで
、エンベロープ特性がピアノ型の時のみ有効となるもの
で、ダンパオフの時ｔＯｗ、オンの時ｗＩ″となる。

ビット位置Ｄ５はジェネレータアサイナ動作モード信号
ＧＡＭで、１鍵で楽音発生゛チャネルを２チヤネル使用
する場合の指定信号であり　、ＧＡＭ信号がｗＯ“の場
合、１鍵１チギネル使用（８音発生）となシ、′１”の
場合、１鍵２チヤネル使用（４音発生）となる。

第８図は楽音発生部（６０７）の構成図である。第８図
において、（８０１）は主発振器、（８０２）は楽音発
生部（６０７）の動作内容を制御するシーケンサ、（８
０Ｂ）はＣＰＵ　（６０８）から供給される各種のデー
タをラッチする入力レジスタ部、（８０４）はタイマー
、（８０５）は比較レジスタ部、（８０６）は発音すべ
き周波数に対応する周波数データを発生する周波数デー
タプロセッサ（以下ＦＤＰと略す）、（８０７）は前述
で説明した（２）式の波形内挿処理を行なう波形データ
プロセッサ（以下ＷＤＰと略す）　、−（８０８）は楽
音合成データＲＯＭ（６０６）から波形サンプルデータ
や制御データなどを読み込むデータ・リード・プロセッ
サ（以下ＤＲＰと略す）　、（８０９）は所定のノ（ル
ス幅のパルス信号を生成する読み出し）くルス形成部、
（８１０）はＷＤＰ　（８０７）　、ＤＲＰ　（８０８
）などに演算処理要求を行なう計算要求フラグ発生部、
（８１１）はディジタル信号をアナログ信号に変換する
ディジタル／アナログ変換器（以下ＤＡＣと略す）、（
８１２）は１チヤネル当シアナログスイツチ２つとコン
デンサ１つとで構成されておシ、アナログ信号を保持す
るアナログバッファメモリ部、（８１８）は積分器であ
る。

上記構成において、（８０４）　（８０５）　（８０６
）　（ｓｌｏ）は発音音階を決定するノートクロック発
生部を構成し、その出力信号に基づいて、データ読み出
し部である　　　ＤＲＰ　（８０８）が楽音合成データ
Ｒ，ＯＭ　（６０６）からデータを読み出す。

また、人力レジスタ部（ＳＯａ）　、比較レジスタ部（
８０５）、Ｆ’ｌ）Ｐ　（８０６）　、ＷＤＰ　（８０
７）　、ＤＢ、Ｐ　（８０８）、計算要求フラグ発生部
（８１０）はシーケンサ（８０２）によって処理を行な
う手順が決められている。

ＣＰＰＵ　（６０Ｂ）から所定のチャネルたとえばチャ
ネル１に楽音発生データが供給されると、シーケンサ（
８０８）で決められている所定のタイミングで入力レジ
スタ部（８０８）からＦＤＰ　（８０６）、ＷＤＰ　（
８０７）、ＤＲＰ　（８０８）に楽音発生データが供給
される。そうすると、ＤＲＰ　（８０８）において、楽
音合成データＲ，ＯＭ　（６０６）から波形サンプルデ
ータと制御データを読み取る。そして、（２）式に示し
た／（Ｘ、、ｎ）をデータＷＤＩとし、’　（Ｘｉ−ｈ
、　ｎ　）をデータＷＤＩとしてＷＤＰ　（８０７）に
供給する。さらに、読み取った制御データに基づいた（
２）式に示した内挿係数の分子項をデータＭＬＰとして
ＷＤＰ　（８０７）に供給する。また、最終波形データ
になると最終波形データを指示するＷＥＦ信号をＷＤＰ
　（８０７）に供給する。

ＷＤＰ　（８０７）では、ＤＲＰ　（８０８）から供給
されたデータＷＤＩ　、ＷＤＩ　、ＭＬＰを用い、（２
〕式の波形演算処理を行なってＤＡＣ（８１１）に供給
する。そしてＤＡＣ（８１１）において、ＷＤＰ　（８
０７）から供給されたディジタル信号をアナログ信号に
変換し、アナログバッファメモリ部（８１２）にアナロ
グ信号として供給し、チャネル１に対応するコンデンサ
電荷が蓄えられる。

一方、ｌｉ’ＤＰ　（’８０６）では、入力レジスタ部
（８０８）から供給された楽音発生データに基づいた周
波数データが生成され、比較レジスタ部（８０５）のチ
ャネノ１１に対応するレジスタに供−給される。そして
、比較レジスタ（４０５）に供給されたデータとタイマ
ー　（８０４）から供給されでいる時間データとの比較
処理を行ない、一致が検出できると一致パルスを読み出
しパルス形成部（８０９）と計算要求フラグ発生部（８
１０）に供給する。

そうすると、読み出しパルス形成部（８０９）で所定の
パルス幅の読与出し信号が生成され、アナログバッファ
メモリ部（８１２）に供給される。アナログバッファメ
モリ部（８１２）内のチャネル１に対応するコンデンサ
に蓄えられている電荷は読み出し信号によって積分器（
８１８）に流れ込む。

計算要求フラグ発生部（８１Ｇ）では、次波形サンプル
すなわち、仮想サンプル点／（Ｘ、、ｍ、。□）を求め
るための計算要求フラグを発生し保持する。そして、そ
の後再び処理タイミングがチャネル１となると、計算要
求フラグが発生しているので前述と同様に波形内挿処理
が行なわれ、アナログバッファメモリ部（８１２）内の
コンデンサに電荷が蓄えられる。以後、計算要求フラグ
に対応して波形内挿処理が行なわれ、楽音波形を発生す
ることになる。

なお、コンデンサに蓄える電荷は、／　（Ｘｉ　、ｍ　
、Ｉｔ−Ｌ）と今回求めた波形サンプル値／　（Ｘｌ、
ｍ、　ｎ　）との差分に相当する。そして、積分器（８
１８）によって今回求めた波形サンプル値／　（Ｘｌ、
ｍ、ｎ　）が復元されることになる。アナログバッファ
メモリ部（８１２）と積分器（８１８）周辺の動作につ
いては、特願昭５７−１２６４１８１波形読み出し装置
」に述べである。

第９図はシーケンサ（８０２）の−具体例のブロック図
である０図中、（９０１）は２相りロック信号φ１と信
号φ２とを発生する２相りロック発生部、（９０２）は
１チヤネル当シの動作シーケンスを決める１１進カウン
タ、（９０８）は現在演算処理を行なっているチャネル
コードを発生するカウンタ、（９０４）は動作手順が記
憶されているＲＯＭ、（９０５）はデコーダである。第
１０図にシーケンサ（８０２）のタイミングチャート図
を示す。

主発振器（８０１）からマスタクロック（ＭＣＫ）信号
が２相りロック発生部（９０１）に供給される。２相り
ロック発生部（９０１）では、第１０図に示すような２
相りロック伯号φ１、φ２を発生する。信号φ１は１１
進カウンタ（９０２）とカウンタ（９０８）に供給され
ている。

１１進カウンタ（９０２）は４ビツト構成となっておシ
、信号φ１かＩｏｌから１１１へ変化するタイミングで
カウントアツプ処理が行なわれ、出力信号が（１１１１
）２　となり、次にカウントアツプを行なうと（０１０
１）２にセットされる。この結果、１１進カウンタ（９
０２）の出力信号は１１の状態、すなわち（０１０１）
２〜（１１１１）２　となる。これを命令ステップ信号
として使用する。

カウンタ（９０８）は３ビツト構成となっておシ、１１
カウンタ（９０２）の出力信号が（１１１１）２から（
０１０１）２へ変化するたびにカウントアツプ処理が行
なわれる。この結果、カウンタ（９０Ｂ）の出力信号は
８の状態、すなわち（０００）２〜（１１１）２となる
。これをチャネルコードとして使用する。

ＲＯＭ　（９０４）は１１進カウンタ（９０２）から供
給される命令ステップ信号に基づいた命令コードを読み
出し、デコーダ（９０５）に供給する。デコーダ（９０
５）はＲＯＭ　（９０４）から供給された命令コードを
解読して処理制御信号を各部に供給する。

この結果、１チヤネル当シの計算時間は２．７５μｓと
す、！ｌ）、ｎの命令ステップで各演算処理を行なうこ
とになる。そして、２２μｓごとに計算タイミジグが返
されることになる。

第１１図にアナログバッファメモリ部（８１２）の−具
体例の構成図を示す。図中、（１１０１）は入力端、（
１１０２）は出力端、（１１０ｇ）〜（１１０８）はア
ナログスイッチ、Ｃ１〜Ｃ８はコンデンサである。

アナログスイッチ（１１０８）　（１１０５）　（１１
０７）のゲート入力に供給源れている信号ＡＷＩ〜ＡＷ
８はＷＤＰ（８０７）から供給されている。また、アナ
ログスイッチ（１１０４）　（１１０６）　（１１０８
）のゲート入力に供給されている信号ＡＲＩ〜ＡＲ８は
読み出しパルス形成部（８０９）から供給されている。

１）ＡＣ（８１１）で変換されたアナログ信号は入力端
（１１０１）に印加されアナログスイッチ（１１０Ｂ）
　（１１０５）（１１０７）に供給される。そして、チ
ャネル１に対応するデータであれば、アナログスイッチ
（１１０８）のみオン状態とをシ、入力端（１１０１）
に印加されたアナログ４８号に相当する電荷がコンデン
サＣ１に蓄えられる。

その後、チャネル１に対応する読み出しパルスＡｌｔ、
１が読み出しパルス発生部（８０９）からアナログスイ
ッチ（１１０４）のゲート入力に供給されると、コンデ
ンサＣ１に蓄えられている電荷が出力端（１１０２）を
介して積分器（８１３）に供給される。

アナＯｆ　スイ７　チ（１１０８）　（１１０５）　（
１１０７）はＷＤＰ（８０７）の動作タイミングに同期
しているので、同時に複数個オン状態にならない。アナ
ログスイッチ（１１ｉ３４）　（１１０６）　（１１０
８）は音階周波数に同期してオンするようになって、い
るため、複数個同時にオン状態となシうる。

第１２図は楽音発生部（６０７）の内部動作タイミング
チヤードである。第１２図には４チャネル分のタイミン
グを示した・ 図中の略記号の説明 ＣＲＦは、各チャネルごとの計算要求信号でおる。

そして、要求開始時点が比較レジスタ 部（８０５）から供給される一致信号と同期している。

すなわち、音階周波数に 同期することとなシ、たとえば、Ｃ音 階であれば５９．７４μｓごとに発生するっＣＬＣは、
波形演算タイミングを示す。

ＤＡＣは、ＤＡＣ（８１１）を介してアナログノ（ラフ
アメモリ（８１２）内のコンデンサに電荷を蓄えるタイ
ミングを示す。　　　・ ＯＴＣは、アナログバッファメモリ（８１２）内のコン
デンサに蓄えられている電荷を積分 器（８１８）に供給するタイミングであり、ＣＲＦと同
様に・音階周波数に同期して発生している。

チャネル１のタイムチャートについて説明する。

チャネル１に相当する演算タイミングは゛シーケンサ（
８０２）で発生しているチャネルコードによって決まっ
ておシ、図にも示しであるように、２２μｓごとに演算
タイミングが発生している。

■・・・信号Ｃ）ＬＦ　１がチャネルコード１の途中で
発生、する０発生したタイミングでは波形内挿処理を行
なわない。

■・・・信号ＣＲＦＩが発生すると同時に信号ＯＴＣ１
が発生し、アナログノくラフアメモリ（８１２）内のコ
ンデンサＣ１の電荷が積分器（８１３）ニ供給すれる。

信号ＯＴＣのパルス幅は２μｓ程度である。

■°・・チャネルコードが再び１となると、波形サンダ
ルデータなどの読み込み処理や波形内挿処理や周波数デ
ータの更新処理などを行なう。

■・・・チー、・ネル１の演算処理が終了すると、信号
ＤＡＣ１が発生し、ＤＡＣ（８１１）を介してコンデン
サＣ１に電荷が蓄えられる。

■・・・チャネル１の演算処理が終了すると、信号ＣＲ
ＦＩをリセットして計算要求を解除する。

■・・・前述の■と同様に、′信号ＣＲＦＩが再び発生
するタイミングで、前述の■のタイミングでコンデンサ
Ｃ１に蓄えられた電荷が積分器（８１８）に供給さ゛れ
る。

以後、上述と同様に、信号ＣＲＦが発生するたびに、１
回の仮相波形サンプル値算出処理が行なわれ、信号ＣＲ
Ｆの発生タイミング、すなわち音階同期に同期して波形
算出結果が積分器（８１８）に供給される。

演算サイクルと音階周期の関係は、最小音階周期内に同
一チャネルの演算タイミングが２回と演算結果をアナロ
グバックアメモリ部（８１２）内のコンデンサに電荷を
蓄えることが出来ればよい、すなわち、最小音階周期内
に１０チャネル分に相当する演算タイミングを設ければ
よい。

音階周期の発生方法についての説明 第１８図に、ＦＤＰ　（８０６）から比較レジスタ部（
８０５）に供給する周波数データの推移を示す、タイマ
ー（８０４）は１０ビツトの２進カウンタで構成してお
シ、出力状態を１６進表示で表わすと、（０００）ｓａ
から（８ＦＦ）＋ａまで順次カウントアツプを行ない、
（８ＦＰ）ｓａから再′び（ｏｏｏ）ｔａとなり、（０
００）＋ａから（８Ｆ’Ｆ）１６が主発振器（８０１）
から供給される信号ＭＣＫに基づいてくシ返される。す
なわち、タイマー（８０４）のくシ返し周期ＴＲは下式
のようになる。

＝　１２７．９８μｓ タイマー（８０４）の出力データ推移状態を第１３図中
のタイマー出力データとして記載しである。

音階周期の発生方法としては、タイマー（８０４）の出
力信号とＦｌ）Ｐ　（８０６）から供給された周波数デ
ータとの比較を行ない、一致が検出できれば一致パルス
を比較レジスタ部（８０５）から送出する。その一致パ
ルスの発生周期が発音すべき音階の音階周期となる。

第１３図に示したように、周波数データを更新すること
によりノートクロック信号が発生できる。

すなわち、下式に示すような演算処理をＦＤＰ　（８０
６）で行なう。

ＮＦＤ＝ＭＯＤ（ＯＦＤ十ＰＤ、ＴＤｍａｘ）　　・・
・・・・・・・　（４）ＮＦＤは、新しい周波数データ
である。

ＯＦＤは、更新前の周波数データである。

ＦＤは、発生音階によって決１つている音階データであ
る。

ＴＤｍａｘハ、タイマー（８０４）の出力状態数である
。

本実施例の場合ＴＤｍａｘは２１０すなわち１０２４で
ある。

第８表に１２音階に対応する音階データＰＤを示す。

第１４図は、ＦＤ、Ｐ　（８０６）の−具体例の構成図
である。第１４図において、（１４０１）はセント尺度
で表わした音階データ（ＣＰＤとする）を発生するセン
ト音階データ発生部（以下ＣＰＤ発生部と略す）で、セ
ント音階データを記憶しているＲＯＭで構成しておシ、
ノートクロック指定データ（ＮＤ）と波形サンプル数指
定データ（ＳＤ）とオルガン型／ピアノ型指定信号（Ｏ
Ｆ２）に基づいたＣＰＤを選択発生するようになってい
る。（１４０２）はビートデータを選択スルビートデー
タゲート、（１４０Ｂ）はビブラート信号を発生するビ
ブラート信号発生部、（１４０４）　Ｕグ数字表現は１
０進数でるる。

ライド信号を発生するグライド信号発生部、（１４０５
）はセント尺度で表わされた周波数値を周波数に正比例
する周波数データに変換する指数変換器、（１４０６）
は演算部、（１４０７）はラッチ（ＡＬとする）、（１
４０Ｂ）はラッチ（ＢＬとする）、（１４０９）は加算
器（ＦＡとする）　、−（１４１０）はバッファ、（１
４１１）はゲートである。（１４１２）　（１４１８）
　（１４１４）はパスラインで、（１４１２）がＦＡバ
バス（１４１８）がＦＢババス（１４１４）がＦ’Ｃバ
スである。

なお、ビートデータＣＢＤ、ビブラートデータＣＶＤ、
グライドデータＣＯＤもセント尺度で表わしている。

各種データの構造 セントピッチデータ（ＣＰＤ　） １１ビツト構成で、上位４ビツトで１２音階平均律を表
わし、下位７ビツトで半音階を１２８等分した各点を表
わしている。

ビートデータ（ＣＢＤ　）、ビブラートデータ（Ｃ’Ｖ
Ｄχグライドデータ（ＣＱＤ） 各ビット構成は８ビツトで、２の補数表現を用い、半音
階を１２８等分した分解能を有する。そして、正負のビ
ート成分、ビブラート成分、グライド成分を表わしてい
る。

ビブラート信号発生部（１４０８）の説明第、２２図は
ビブラート信号発生部（１４０８）の−具体例の構成図
を示す０図中、（２２０１）はビブラートデータＣＶＤ
−全記憶しチオ＜　ヒフ’　５−　トＲＯＭ　、　、（
２２０２）はビブラートＲＯＭ　（２２０１）から記憶
しであるビブラートデータを読み出すためのアドレスデ
ータを格納するビブラートアドレスレジスタ、（２２０
８）はディレィビブラート効果の時に用いるシ７り、（
２２０４）は信号ＲＤ’ＣＶＤによレジスタ（２２０８
）の出力信号（ビブラートデータＣＶＤ　）をＦＢババ
ス供給スるゲート、（２２０５）は入力レジスタ部（８
０ｇ）から供給されている信号ＫＤ、信号ＶＩＢ、信号
ＭＩＢとシーケンサ（８０幻から供給されている信号Ｃ
ＨＣに基づいてビブラート信号発生部（１４０ｇ）の動
作条件を設定する条件設定部、（２２０６）はゲート、
（２２０７）はゲート、（２２０幻はＡＤＬＤゲートで
ある。

レジスタ（２２０２）に格納するアドレスデータは１４
ビット構成となっておシ、下位１１ピツトをビブラ−）
　ＲＯＭ（２２０１）のアドレスデータとし、上位８ビ
ツトをシフタ（２２０８）のシフトデータとしている。

シフタ（２２０８）はシフトデータに基づいてビプラー
）　ＲＯＭ（２２０１）から供給されているビブラート
デーｐｃＶＤの振幅を制御するものである。シフトデー
タｖＳＦＤトシフタ（２２０８）ノ出力ｆ−夕０８ＦＤ
　トｔＤ関係は次のとお）である。

Ｖ　８　Ｆ　Ｄ　＝　（０００）２・・・ＯＳ　Ｆ　Ｄ
＝　（００）ｔａ、ＶＳＦＤ　＝　（００１）２・０８
ＦＤ＝（ＣＶＤ／６４）、Ｖ８ＦＤ＝（０１０）２−Ｏ
ｉＦＤ＝（ＣＶＤ／８２）、・・・・・・、Ｖ８Ｆ’Ｄ
＝（１１０）２−０８Ｆ’Ｄ＝（ＣＶＤ／２）、ＶＳＦ
Ｄ＝（１１１）２・−ＯＳ’ＦＤ＝　（ＣＶＤ　）条件
設定部（２２０５）は次のような動作条件設定を行なう
。

ビブラートオフ ビブラートオン／オフ信号ＶＩＢが１０“の場合であり
、ゲート（２２０６）の出力を強制的に常時（００）１
ａとする。そうすると、シフタ（２２０ｇ）のシフトデ
ータは常時（０００）２となる。この結果、シフタ（２
２０８）の出力データは（００１，、となる。すなわち
、ビブラートデータＣＶＤが常時（００）ｓｏとなる。

ビブラートオン ビブラートオン／オフ信号ＶＩＢか１１１で信号ＤＶＩ
Ｂが′０“の場合、ビブラートオン状態となる。レジ、
スタ（２２０２）に格納しているアドレスデータをデー
）　（２２０６）を介してゲート（２２０７）とシフタ
（２２０８）に供給する。なお、アドレスデータの上位
８ビツト、すなわちシフトデータを強制的に（１１１）
。

とする。そうすると、デー）　（２２０４）の入力には
ビブラートＦｔＯＭ　（２２０１）の出力（ビブラート
データＣＶＤ　）がそのまま供給されることになる。

ディレィビブラート ビブラートオン／オフ信号ＶＩＢとディレィ上プレート
オン／オフ信号ＤＶＩＢがｗｌｌの場合、ディレィビブ
ラート状態となる。８チヤネルのキーオン／オフ信号Ｋ
Ｄがすべてオフ状態からいずれか１つのキーオン／オフ
信号ＫＤがオン状態となると、アドレスデータを（００
０）、ａに設定するように、デー）　（２２０６）を制
御する。そうすると、シフタ（２２０８）において、ビ
ブラート信号１周期ごとに、ビブラートデータＣＶＤの
振幅制御（０゜ＣＶＤ／６４　、　ＣＶＤ／８２　、　
ＣＶＤ／１６　、　ＣＶＤ／８　、　ＣＶＤ／４　。

ＣＶＤ／２　、　ＣＶＤ　）が行なわれる。そして、シ
フトデータが（１１１）２となるとビブラー・トオン状
態と同様にシフトデータを強制的に（１１１）２とする
。

レジスタ（２２０２）に格納しているアドレスデータは
、シーケンサ（８０２）から供給されている信号１１Ｊ
）ＶＡＤによってゲート（２２０７）を介してＦＢＣバ
ス供給される。

演算部（１４０６）で加算処理されたアドレスデータは
、信号ＷＲＶＡＤによって信号φ２の立上シエツチで、
ＦＣバスからレジスタ（２２０２）に格納される。

また、信号ＲＪ）ＣＶＤによって、ビブラー）　ＲＯＭ
（２２０１）に格納しであるビブラートデータＣＶＤが
シフタ（２２０Ｂ）　、ゲート（２２０４）を介してＦ
ＢＣバス供給される。

グライド信号発生部（１４０４）の説明グライド信号発
生部（１４０４）も、ビブラート信号発生部（１４０Ｂ
）と同様にグライドデータを記憶しておくグライドＲＯ
Ｍと、そのグライド＝ＲＯＭから所定のグライドデータ
を読み出すためのグ、う゛イドアドレスレジスタと、発
生制御を行なう制御器とから構成している。

動作モードとしては、グライドオフとグライドオンの２
種類がある。

グライドオフ 信号ＧＬがｌＯｗの場合グライドオフ状態となる。

グライドデータＣＧＤは常時（００）ｔｏとなる。

グライドオン 信号ＧＬかｗｌ“の場合グライドオン状態となる。

通常よく知られているグライド効果と同様なものである
。すなわち、８チヤネルのキーオン／オフ信号ＫＤがす
べてオフ状態からいずれか１チヤネルのキーオン／オフ
信号ＫＤがオンになるとグライドＲＯＭからグライドデ
ータＣＧＤが読み出される。そして、所定な時間が経過
すると再びグライドデータＣＧＤは（ｏｏ）ｔａとなる
。

指数変換器（１４０５）の説明 指数変換器（１４０５）は、セント尺度のデータを周波
数に正比例する周波数データＥＤに変換する変換データ
を記憶した変換Ｉ（ＯＭを内蔵している。

本実施例では、セント尺度上の周波数データＣＦ’Ｄの
上位４ビツト（ビット位置７〜１０）をアドレスデータ
とするＥＸＰ　−ＲＯＭと、ビット位置θ〜１０の１１
ビツトをアドレスデータとする△ＥＸＰ・ＲＯＭとを用
意している。

そして、演算部（１４０６）で加算処理されたセント尺
度上の周波数データＣＦＤを信号ＷＲＥＸＰによって格
納するレジスタと、そのレジスタに格納されているデー
タをアドレスデータとする上述したＥＸＰ・ＲＯＭ、Δ
ＥＸＰ−ＲＯＭと、信号ＲＤＥＸＰ、ＲＤΔＥＸＰによ
ってＥＸＰ　−ＲＯＭ　、ΔＥＸＰ　−ＲＯＭに格納し
ているデータをそれぞれＦＡババスＦＢババス供給する
ゲートから構成されている。

ＥＸＰ　−ＲＯＭは１００セント間隔の周波数データ１
６語を記憶しておシ、ΔＥＸＰ−ＲＯＭは１００セント
内を２７すなわち１２８分割して０．７８セント間隔に
対応する１５Ｘ　１２８　＝　１９２０点の差分周波数
データを記憶している。

第１５図はＥＤＰ　（８０６）のデータ処理手順を示す
処理流れ図であシ、下記に示す演算処理を行なって旧周
波数データＯＦＤから新周波数データＮＦ’Ｄを算出し
、比較レジスタ部（８０５）に供給している。

■、ＣＰＤ＝ＣＰＤ＋ＣＶＤ ■、ＣＰＩ）二ＣＰＤ＋ＣＱＤ ■、ＣＰＤ＝ＣＰＤ＋ＣＢＤ ■、ＰＤ　＝’ＥＸＰ（ＣＰＤ）＋△ＥＸＰ（ＣＰＤ）
■、ＮＥＤ＝ＯＦＤ＋ＰＤ 次に第１４図の動作について説明を行なう。ＦＤＰ（Ｓ
Ｏａ）はシーケンサ（８０２）から送られてくる処理命
令信号によって演算処理を行なっている。

演算処理シーケンスの流れを第９表に示す。第９表に示
す命令ステップを順次実行することによシ、第１５図で
説明した処理が実現され新周波数データＮＦＤを算出す
ることになる。

第９表に記載している記号の説明は次の通シである。

ＡＬは、ＦＡババス供給されたデータを信号−２の立下
シエツヂでラッチするもの。

ＢＬは、ＦＢババス供給されたデータを信号−２の立下
シエツヂでラッチするもの。

ＣＲ，ＡＬは、２ツチＡＬを信号φ２の°１′でクリヤ
する命令。

Ａｌ）Ｄｉは、Ｆ　Ａ　（１４０９）のキャリー人力に
”１“を加える命令。

ＴＣＡは、Ｆ　Ａ　（１４０９）で演算処理した結果を
ＦＡババス供給する命令。

几Ｄ（：’ｐＤは、ＣＰＤ発生部（１４０１）で発生す
るセントピッチデータＣＰＤをＦＡババス供給 する命令。

ＲＤ　ＣＢ　Ｄは、ビートデータゲート（１４０２）の
ゲートを開いてＦＢババスビートデータ ＣＢＤを供給する命令。

ＦＬＤＣＶＤｌｄ、ヒ−１ラ−）　Ｇｉｎ発生部（１４
０８）　−ｃ’ｉａ生するビブラートデータＣＶＤをＦ
Ｂバ バス供給する命令。

Ｒ，ＤＣＧＤは、グライド信号発生部（１４０４）で発
生するグライドデータＣＯＤをＦＢババス 供給する命令。

ＲＤＥＸＰは、指数変換器（１４０５）内で変換したＥ
ＸＰ（、（’：’　Ｐ　Ｄ　）をＦＡババス供給する命
令。

ａＤ、ｈＥＸＰは、指数変換器（１４０５）内で変換し
た△Ｅ（ＣＰＤ）をＦＢババス供給する命令。

１ＬＤＦＤは、比較レジスタ部（８０５）から旧周波数
データＯＦＤを読み出してＦＢババス 供給する命令。

几ＤＶＡＤは、ビブラート信号発生部（１４０８）内に
あるビブラートカウンタの内容をＦＢ ババス供給する命令。

ｌ七Ｄ　ＧＡＤは、グライド信号発生部（１４０４）内
にあるグライドカウンタの内容をＦＢババ ス供給する命令。

Ｗ几ＶＡＤは、Ｆ人（１４０９）で演算した結果をビブ
ラート信号発生部（１４０８）内のビブラートカウンタ
に信号φ２の立上シエツヂ で曹き込む命令。

Ｗ凡ＧＡＤは、Ｆ　Ａ　（１４０９）で演算した結果を
グライド信号発生部（１４０４）内のグライドカウンタ
に信号≠２の立上シエツヂで書 き込む命令。

ＷＲＥＸＰは、ＦＡ　（１４０９）で演算した結果を指
数変換部（”１４０５）に信号φ２の立上シエッヂで書
き込む命令。

ＷＲＦＤは、Ｆ’Ａ　（１４０９）で演算した結果を比
較レジスタ部（８０５）に信号φ２の立上りエッヂで書
き込む命令。

なお、第９図に示したシーケンサ（８０２）内の１１進
カウンタ（９０２）で発生している１１の状態は、第９
表に示した命令ステップ１〜１１に対応している。

信ｆ　ＧＡＭ　（ジェネレータアサイナ動作モード信号
）による動作内容の説明 信号ＧＡＭ＝”０”の場合、１鍵１チャネル動作となる
。この場合、ビートデータＣＢＤは強制的（ｏ　０）１
６の状態となる。すなわち、ビート効果を付加しない。

信号ＧＡＭ−“１“の場合、１鍵２チャネルアサイン動
作となる。この場合、１チヤネルと５チヤネル、２チヤ
ネルと６チヤネル、８チヤネルと７チヤネル、４チヤネ
ルと８チヤネルを同一楽音データとする。そして、１チ
ヤネル〜４チヤネルに使用するビートデータＣＢＤを強
制的、に（００）１６とし、５チヤネル〜８チヤネルに
使用するビートデータＣＨＤをＣＰＵ　（６０８）から
供給されたビートデータを用いることによシ、ビーψト
効果を発生することができる。

以上のように、複数の比較器を用い、比較データを演算
処理して求めるようにしているので、高速動作の分周器
を複数個（チャネル数分）並列に設ける必要がなく、回
路規模が小さくできる。

さらに、信号ＧＡＭを用いて、チャネル１〜４はビート
データＣＢＤ二（００）ｓ６とし、チャネル５〜８のビ
ートデータＣＢＤをＣＰＵ（６０８）から供給されたビ
ートデータを用い、チャネル１とチャネル５、チャネル
２とチャネル６、チャネル３とチャネル７、チャネル４
とチャネル８を同一楽音発生データとすることによシ複
雑な周辺回路を付加することなく、ビート効果を容易に
実現できる。

さらに、グライド信号発生部（１４０４）内のグライド
アドレスカウンタをチャネル分用意するだけでチャネル
独立のグライド効果を付加することができる。

第１６図は比較レジスタ部（８０５）の−具体例を示す
構成図である０図中、（１６０１）　（１６０２）　（
１６０８）は周波数データレジスタＦ’ＤＲＩ〜ＦＤＲ
８で、８チヤネル分用、意している。　　（１６０４）
　（１６０５）　（１６０６）はゲートＱＴＩ〜ＧＴ８
で、８チヤネル分用意している。　（１６０７）（１６
０８）（１６０９）は比較器、（１６１０）（１６１１
）はデコーダ″；　（１６１２）はアンドゲートである
。

タイマー（８０４）の出力信号ＴＭＯ〜ＴＭ９は比較器
（１６０７）〜（１６０９）に共通に供給されている。

そして、ＦＤＰ　（８０６）で算出された新局波数デー
タＮＥＤはレジスタＦ’１）ＬＬ１〜Ｆ’ＤＲ８の入力
にＦＣバスからそれぞれ供給され、信号ＷｆＬＦＤと信
号ＣＬＲＦ　（計算要求フラグ信号）がともに”１“の
場合、所定のレジスタＦＤＲに新局波数データＮＦＤが
書さ込まれる。すなわち、計算要求が発生している時だ
けデータを１−き込むことになる。

１だ、ＦＤＰ　（８０６）で旧周波数データＯＦＤが必
要になると、信号ＲＤＦＤがデコーダ（１６１０）に供
給され、ＧＴＩ〜ＧＴ８の所定のゲートを開き、旧周波
数データＯＦＤをＦＢババス供給する。

第１５図で説明した、データ処理手段における新しい周
波数データＮＦＤがＷＲＩ〜ＷＲ８に従ってレジスタＦ
ＤＲＩ〜ＦＤＲ８のいずれかに書き込まれ、その後、ｌ
（、ＤＩ〜Ｒ，Ｄ８に従ってグー）ＧＴＩ〜ＧＴ８を経
て読み出されるときは、新局波数データＮＦＤが旧周波
数データＯＦＤとして、Ｆ’Ｂバスに供給されることに
なる。

一方、比較器（１６０７）〜（１６０９）では、タイマ
ー（８０４）からの信号ＴＭＯ〜ＴＭ９とレジスタＦ’
Ｉ）Ｒ１〜ＦＤＲ８に記憶されている周波数データＦ’
Ｄとの比較を行ない、一致が検出できたら、一致信号Ｎ
ＣＩ〜ＮＣＲとして出力する。

第１７図は計算要求フラグ発生部（８１０）の−具体例
を示す構成図である０図中、（１７０１）〜（１７１０
）はＮＡＮＤゲート、（１７１１）はデコーダ、（１７
１２）〜（１７１９）はＲ８７リツプフロツプ（Ｒ８Ｆ
’Ｆ’）、（１７２０）はセレクタ、（１７２１）はＤ
型フリップフロップ（ＤＦＦ）である。

比較レジスタ部（８０５）から供給される一致信号ＮＣ
Ｉ〜ＮＣ８をＮＡＮＤゲート（１７０１）〜（１７０８
）でそれぞれ主発振器（８０１）から供給されている信
号ＭＣＫとの論理演算を行ない、その結果をＲ８Ｆ　Ｆ
’　（１７１２）〜（１７１９）の各人カヨに供給する
。一致信号が”１１（比較器で一致を検出）となると、
Ｒ８ＦＦの入力Ｓに“０“が供給されて出力Ｑは°１“
となシ、第１２図で説明した計算要求信号ＣＲＦが１１
１となる。

セレクタ（１７２０）で演算タイミングに対応する信号
ｃｕＦを選択し、ＤＦＬｉ’　（１７２１）の入力りに
供給する。

そして、シーケンサ（８０２）から供給されている制御
データの中の信号ＷＲＣＬＦが”１°となると、信号φ
２の立下シエツヂでＤＦＦ（１７２１）にセレクタ（１
７２０）で選択した計算要求信号ＣＲＦをラッチさせ、
計算要求フラグ信号ＣＬＥ？、、Ｆとして出力される。

計算要求が元止じていればフラグ信号ＣＬＲＦは°１１
、そうでなければフラグ信号ＣＬＲＦは＠　ｏＩ　ｈな
る。

信号ＷＲＣＬ　Ｆの発生するタイミングは、命令ステッ
プ１で発生する。すなわち、演算処理の先頭で計算要求
の有無を判定することになる。

その後、命令ステップ１１のタイミングになると、シー
ケンサ（８０２）から供給される制御データの中の１つ
であるリセット（クリヤ）信号ＣＲＣＬＦが供給される
。そうすると、フラグ信号ＣＬＲＦが１１′の場合、Ｎ
ＡＮＤゲート（１７０９）　ノ出力信号ハ’ｏ”トナシ
、チャネルコードＣＨＣでデコーダ（１７１１）によっ
て選択されたＲＵＦＦ（１７１２）〜（１７１８）の所
定の入力孔に”０“を供給し、Ｒ８ＦＦをリセット（出
カＱ二”０“）する。この動作は、第１２図で説明した
計算要求信号ＣＲＦ’をリセットするタイミング■に対
応している。

データ・リード・プロセッサＤＲＰ　（８０８）の詳細
な説明 捷ず、楽音合成データＦｔＯＭ（６０６）　（以後デー
タ・バ、７　り（ＤＢＫ）　と称する）のデータフォー
マットについて説明する。

第１８図はＤ　Ｂ　Ｋ　（６０６）のデータ構成図であ
る。

アドレス（００００）１６から１２８語の領域に、以後
に続く合成データの先頭位置を示す先頭アドレスを格納
してｂる０合成データは制御データと波形データとで構
成されている。制御データは波形間のくシ返し回数指定
データと最終波形フラグデごりとで構成されている。

くり返し数回数指定データについて説明する。

出を簡略化する方法として以下のようにしている。

（１）　　’（２１式ではＮｍ十ｎ項の増分値が１であ
ったが内挿係数の分子の増分値をαとする。

（３）　ＭＮα項を２１６と固定化する。

この結果、内挿係数は、（Ｎｍ十ｎ）α／２１６となり
、１／２１６項は右シフト操作を行なうだけでよく、Ｍ
Ｎ項を求める必要がなくなシ、内挿係数の算出が容易に
なる。第１０表にくシ返し指定データ、増分値α、波形
１周期のサンプル数と、くフ返し回数の関係を示す。

なお、クシ返し数指定データが（Ｆ）ｌａであれば、最
終波形を示す最終波形フラグ（信号ＷＥＦ）として用い
て臂る。

ＤＤＫ（６０６）の制御データ領域は波形枚数に関係な
く１２８語として固定化している。また、制御データ１
語は１６ビツト構成であυ、次のように、４ビツトづつ
の４グループにくシ返し指定データを分けている。

ピット位置Ｏ〜３・・・ｃ、ｃ”；Ｄ音ビット位置４〜
７・・・伊、１す、Ｆ音ビット位置８〜１１・・・Ｆ’
、Ｇ、Ｇ＃音ビット位置１２〜１５・・・Ａ、Ａ　、Ｂ
音このようにすることによシ、音階によって制御データ
を異なるように設定でき、１オクターブ内同−波形デー
タを使用しても、楽音の立上シ時間や、波形形状の変化
時間を一定にすることが可能となる。波形データは１語
１６ビツト構成のＰＣＭデータである。

第１９図はＤＲＰ　（８０ｇ）の−具体例を示す構成図
である０図中、（１９０１）は楽音合成データＲＯＭ　
（ＤＢＫ）（６０６）から所定の合成データを読み出す
アドレスデータを格納するＤＢＫアドレスレジスタ、（
１９０２）は楽音合成データＲＯＭ（ＤＢＫ）　（６０
６）から合成データをＤＲＰ　（ｓｏｓ）の内部に取フ
込むＤＢＫ人カバカバッファ１９０８）はＤＢＫ　（６
０６）に格納している先頭アドレスを読み取るためのア
ドレスデータを出力する参照先頭アドレスゲート、（１
９０４）は７　（Ｘ、、ｎ）に和尚する波形す／プルに
値を格納する波形データメモリ■、（１９０５）は／（
Ｘ山、ｎ）に相当する波形サンプル値を格納する波形デ
ータメモリ■、（１９０６）は内挿係数の分子に相当す
る（Ｎｍ＋ｎ）αを格納する係数データメモリ、（１９
０７）は先頭アドレスレジスタ、（１９０８）は内挿係
数の（Ｎｍ＋ｎ）α項の増分値αを生成する増分生成部
、（１９０９）は波形１周期内のサンプルナンバｎを格
納する波形サンプルナンバメモリ、（１９１０）　ｉｄ
波形ナン／＜ｉを格納する波形ナンバメモリ、（１９１
１）はオフセットデータゲート、（１９１２）は累積レ
ジスタ（ＡＣＣ）、（１９１８）はフル７＃−−、ラッ
チ、やキャリフラグレジスタなどで構成している演算部
、（１９１４）は演算部（１９１８）内のラッチＡＬに
データを供給するＤＡババス（１９１５）は演算部（１
９１８）内のラッチＢＬにデータを供給するＤＪ３バス
、（１９１６）は演算部（１９１８）で行なう′演算結
果を各レジスタに供給するＤＣバス、（１９１７）はＤ
ＢＫ人カバカバッファ９０２）の出力を波形データメモ
リＩ　（１９０４）などに供給するＤＢＫバスである。

次に各部の構成について説明する。波形データメモ、す
ｌ　（１９０４）　、波形データメモリＩ　（１９０５
）は、それぞれＤＢＫ（６０６）から読み取った波形デ
ータを７−ケンサ（８０２）から供給されている制御デ
ータの中の信号ＷＲ，ＷＤ　Ｉ　、　ＷＲＷＤ　Ｉｔに
よりて一時格納しておくレジスタＩＩＬ（ＷＤＩ　）、
Ｒ（ＷＤＩ　）と、８チャネル分の波形データを記憶す
る１６ビツ）Ｘ８語のメモリＭ（Ｗ、ＤＩ　）、Ｍ（Ｗ
、Ｊ）で構成されている０通常、メモリは読み出し状態
となっており、シーケンサ（８０２）から供給されてい
るチャネルコードＣＨＣに基づいたチャネルの波形デー
タＷＤＩ、ＷＤＩをＷＤＰ　（８０７）に供給している
。　− そして、シーケンス（８０２）からの制御データの中の
信号ＶＩＦＬ、’ｋＭによって、メモリは書き込み状態
とな勺、レジス名−Ｒ（ＷＤＩ）、Ｒ（ＷＤＩ）に格納
している波形データをチャネルコードＣＨＣに基づいた
メモリの所定のアドレスに省き込む。

係数データメモリ（１９０６）は、演算部（１９１８）
の演算結果をシーケンサ（８０２）から供給されている
ｆｌｉ（Ｉ画データの中の信号ＷＲＭＤによって一時格
納しておくレジスタＲ（Ｍ’Ｄ）と、８チャネル分の係
数データを記憶する１６ビツト×８語のメモリＭ（ＭＤ
）と、メモリＭ（ＭＤ）の出力−データを信号ＲＤＭＤ
　＋こよってＤＢババス供給するゲートで構成している
。

通常、メモリは読み出し状態となっており、シーケンサ
（８０２）から供給されているチャネルコードＣＨＣに
基づいたアドレスの係数データ（Ｍ（ＭＤ））を、上述
のゲートとＷＤＰ　（８０７）に供給している。

そして、信号ＷＲＲＡＭによって、メモリは沓き込み状
態となり、レジスタｌ”４（ＭＤ口こ格納している新係
数データをチャネルコードＣｌ（Ｃに基づいｔこメモリ
の所定のアドレスに書き込む。

先頭アドレスレジスタ（１９０７）は、ＤＢＫ（６０６
）から読み取った先頭番地をシーケンサ（８０２）　７
５−らの制（財）データの中（以下同じ）の信号ＴＤＡ
によって９人バスに供給するゲート１と、信号Ｗ几ＴＡ
Ｄ？こよって読み取った先頭番地を一時格納するレジス
タＲ（ＴＡＤ）と、信号ＲＤＴＡＤによってレジスタ　
Ｒ（ＴＡＤ）に格納している先頭番地をＤＢノ（スに供
給するゲート２から構成している。

増分生成部（１９０８）は、ＤＢＫ（６０６）から読み
取った制ｔａｔ＋データを信号Ｗ几ＲＥＰによって一時
格納するレジスタＲ（１’ＬＥＰ）と、入力レジスタ部
（８０８）カら供給されているノートクロック指定デー
タＮＤに基づいてレジスタＲ（ＲＥＰ）に格納している
制御データから所定の〈シ返し指定データを選択する選
択器と、選択器で選択したくり返し数指定データを第１
０表に示した増分値αに変換する変換器と、最終波形フ
ラグを検出して最終波形フラグＷＥＦじ１“〕を出力す
る検出器と、信号ＲＤ　ＢＥ　Ｐによって斐換器の出力
データ（増分値α）をＤＡノくス番こ供給するゲートと
で構成している。

波形サンプルナンバメモリ（１９０９　）は、演算部（
１９１８）の演算結果（新波形サンプルナンノ（ｎ）を
信号ＷＲＷＳＮによって一時格納しておくレジスタＲ（
ＷＳＮ）と、８チャネル分の波形サンプルナン／（ｎｆ
記憶する１６ビツト×８語のメモリＭ（ＷＳＮ）と、メ
モリＭ（ＷＳＮ）の出力データを信号ＲＤＷＳＮによっ
てＤＢババス供給するゲートとで構成している。

通常、メモＩＪ　Ｍ（ＷＳＮ）は読み出し状態となって
おシ、シーケンサ（８０２）から供給されているチャネ
ルコードＣＨＣに基づいたチャネルの波形サンプルナン
バｎを上述めゲートに供給している。

そして１信号ＷＩＩＡＭ＋こよってメモ１ノＭ　（ＷＳ
　Ｎ　）は書き込み状態となり、レジスタ几（ＷＳ　Ｎ
　）に格納している新波形サンプルナンバｎをチャネル
コードに基づいたメモリの所定のアドレスに書き込む。

波形ナンバメモリ（１９１０）は、演算部（１９１８）
の演算結果（新波形ナンバりを信号ＷＲＷＮＤによって
一時格納しておくレジスタＲ（ＷＮＤ）と、８チャネル
分の波形ナンバｉを記憶する１６ビツト×８語ＣＤ　メ
モＩＪ　Ｍ（ＷＮＤ）　ト、ｌ　モＩＪ　Ｍ（ＷＮＤ　
）　ノ出，ｔ７　データ（波形ナンバ）を入力レジスタ
部（８０８）から供給されている波形サンプル数指定デ
ータＳＤに基づいてシフト処理（ｉＸサンプル数）を行
ない、波形ナンバアドレスＷＮＡを出力するシフタ部と
、信号ＲＤＷＮＤによってメモリの出力データをＤＢバ
バス供給するゲート１と、信号ＲＤＷＮＡによってシフ
タ部の出力データをＤＢババス供給するゲート２と、波
形サンプル数指定データ８Ｄに対応するサンプル数デー
タを発生するすｈプル数発生器と、信号ＩｔＤＮＷｓに
よってサンプル数発生器の出力データをＩ）Ｂバスに供
給するゲート３とで構成している。

通常メモＩＪ　Ｍ（ＷＮＤ）は読み出し状態となってお
り、シーク／す（８０２）から供給されているチャネル
コードＣＨＣに基づいたチャネルの波形ナンバｉを上述
のゲート１とシフタ部に供給している。

そして、信号Ｗ）ＬＲＡＭ　ニ！　ツテ、ｌ　モＩＪＭ
（ＷＮＪ））は書き込み状態となシ、レジスタＲ，（Ｗ
ＮＤ）に格納している新波形ナンバｉをチャネルコード
に基づいたメモリの所定のアドレスに書き込む。

累積レジスタ（ＡＣＣ）　（１９１２）は、演算部（１
９１８）の演算結果を信号ＷＲＡＣＣによって一時格納
しておくレジスタＲ（ＡＣＣ）と、信号ＲＤＡＣＣによ
ってレジスタＲ（ＡＣＣ）に格納しているデータをＤＡ
ババス供給するゲートとで構成している。

第２３図は演算部（１９１８）の−具体例を示す構成図
である。　　（２８０１）は信号φ２の立下りエッヂで
ＤＡババス内容を記憶するラッチＡＬであシ、信号ＤＣ
ＲＡＬでクリヤされる。（２８０２）は信号φ２の立下
シエツヂでＤＪ３バスの内容を記憶するラッチＢＬ、（
２８０８）はキャリ入力（ＣＩ）とキャリ出力（Ｃｏ）
とを有する１６ビツト加算器（ＦＡ）　１．（１２０４
）はＦＡ（２８０８）のキャリ出力信号を信号ＷＲＭＤ
によって格納するキャリフラグレジスタ、（２８０５）
は信号ＴＣＡによってＦ’Ａ　（２８０８）の出力デー
タをＤＡババス供給するゲート、（２８０６）はＦＡ　
（２８０３）の出力データをＤＣバスに供給するゲート
、（２８０７）はＩ）　Ｃバスにデータ（００００）ｓ
６を供給するゲート、（２８０８）は入力レジスタ部（
８０Ｂ）・から供給されているキーオン／オフ信号ＫＤ
と信号Ｂ・ＤＦＬＧとチャネルコードＣＨＣとを入力と
し、チャネルごとに独立にキー信号がオフ状態からオン
状態に変化するタイミングを検出して検出信号を出力す
るオン／オフ検出部、（２８０９）〜（２８１８）はＡ
ＮＤゲート、（２１３１４）　（２８１５）（２８１６
）はＯＲゲートである。

増分生成部（１９０８）から供給されている最終波形フ
ラグ信号ＷＥＦと信号ＲＤＮＷＳとがともに１１１の場
合、ＡＮＤゲート（２８０９）の出力信号はＷｌ“とな
シ、ラッチＢ　Ｌ　（２８０２）をリセットする。信号
ＷＥＦと信号ＷＲＭＤがともに“１１の場合、ＡＮＤゲ
ート（２８１２）の出力信号は”１”となり、ＤＣバス
にはゲート（２８０７）からのデータ（００００）１６
が供給される。

オフセットデータゲート（１９１１）で発生するオフセ
ットデータは１０進数で２５６であシ、制御データの格
納領域に相当する。

ＤＲＰ（８０８）もＦ’ＤＰ　（８０６）と同様に、シ
ーケンサ（８０２）から供給される制御信号に基づいて
下述する演算処理を行なう。

■　ＤＢＫに格納しである先頭アドレスＴＡＤを読み取
る。

人力レジスタ部（８０８）から供給されている楽音発生
データ（ＮＩＩ、ＳＤ）をシーケンサ（８０２）から供
給されている信号ＲＤＲＴＡによってＤＣバスに供給す
る。そして、ＤＣバス上の信号ＮＤ。

ＳＤ６信号ＷＲＤＢＫによってＤＢＫアドレスレジスタ
（１９０１）に格納し、ＤＤＫ（６０６）に供給する。

ＤＤＫ（６０６）から読み出した先頭アドレスデータ゛
ＴＡＤを信号ＷＲＴＡＤによって先頭アドレスレジスタ
（１９０７）のレジスタＲ（ＴＡＤ）に格納する。

■くシ返し数指定データの読み込み処理。

読み込んだ先頭アドレスデータＴＡＤと波形ナンバメモ
リ（１９１０）に格納している波形ナンバｉとの加算処
理（ＴＡＤ＋ｉ）を演算部（１９１８）で行ない、加算
結果をＤＢＫアドレスレジスタ（１９０１）に格納し、
ＤＢＫ　（６ｏ６）からくシ返し数指定データを読み取
シ、増分生成部（１９０８）のレジスタＲ（Ｒ，ＥＰ）
に格納する。

■波形サンプル／　（Ｘ、　、ｎ）の読み取シ処理。

先頭アドレスレジスタ（１９０７）に格納した先頭・ア
ドレスデータＴＡＤとオフセットデータ（２５６）、。

との加算処理（ＷＡＤ１＝ＴＡＤ＋　２５６　）を演算
部（１９１８）で行ない、加算結果をＡＣＣ（１９１２
）のＲ（Ａｃｅ）に格納する。ＡＣＣ（１９１２）に格
納したアドレス２データＷＡＤＩと波形サンプルナンバ
メモリ（１９１０）に格納している波形サンプルナンバ
ｎとの加算処理（ＷＡＤ　１　＝ＷＡＤ　１　＋ｎ　）
を演算部（１９１８）で行ない加算結果をＡＣＣ（１９
１２）に格納する。そＬ　テ、ＡＣＣ（１９１２）に格
納しであるアドレスデータＷＡＤＩ’と波形ナンバｉを
波形サンプル数指定データＳＤに基づいてシフト処理し
たデータ（■ ｉ×サンプル数；　ｉ＝０，１，２．−・・、ｌ−１）
との加算処理（ＷＡＤＦ−ＷＡｆ）　１’＋ｉ　Ｘ？　
７　フル数）　全演算部（１９１８）で行ない、加算結
果をＡＣＣ（１９１２）とＤＢＫアドレスレジスダ（１
９０１）に格納し、ＤＢＫ（６０６）　カら／（Ｘ、、
Ｔ１）に相当する波形サンプルデータを読み取り波形メ
モリｌ　（１９０４）内のレジスタ■ｔ（ＷＤＩ）に格
納する・ ■波形サンプルｆ　（Ｘ＋　＋ｔ　、　ｎ　）の読み取
シ処理。

ＡＣＣ（１９１２）　ニ格納１．．り７　）”Ｌ／　ス
ｆ　−ｐ　ＷＡＤＩ“ト波形サンプル数指定データＳＤ
で指定している波形サンプル数ＮＷ８　（波形ナンバメ
モリ（１９１０）内で＝Ｊ生）　と（ＤＭＪＮ処ｆｌｌ
（ＷＡＤ２−ＷＡＤ１／／＋ＮＷＳ）を演算部（１９１
Ｂ）で行ない加算結果をＤＢＫアドレスレジスタ（１９
０１）　ニ格納し、ＤＢＫ　（６０６）　カラｆ（Ｘｉ
＋　ｌ、　ｎ）に相当する波形サンプルデータヲ読＋取
り　波形メ、モ１７１　（１９０５）　内ｏ　ｖ　シス
タＲ（ＷＤＩＩ）に格納する。

■波形サンプルナンバｎの更新処理。

波形ｌンブルナンノ（ｎとシーケンサ（８０２）　；Ａ
”ら供給される信号ＤＡＤＤＩとの加算処理（ｎ　＝　
ｎ　＋　１）を演算部（１９１８）で行ない、波形サン
プルナンノ（メモリ（１９０９）内の波形ナンバレジス
タＲ（ＷＳＮ）に格納する・ ■内挿係数（Ｎｍ＋　ｎ　）αの更新処理。

係数データメモリ（１９０６）に格納している内・挿係
数（（Ｎｍ＋　ｎ　）　ａ〕と増分生成部（１９０８）
で発生している増分値αとの加算処理を演算部（１９１
Ｂ）で行ない、加算結果を係数データメモＩＪ　（１９
０６）内をこある係数データレジスタＲ（ＭＤ）に格納
すると共に、加算結果がオーバフォローした場合演算部
（１９１８）内にあるキャリーフラグレジスタＣＦを１
１１にセットする。

■波形ナンバｉの更新処理。

波形ナンバメモリ（１９１０）に格納している波形ナン
バｉと上述■で説明し・たキャリーフラグレジスタＣＦ
の内容との加算処’ｆｌ　（ｉ　＝　ｉ　＋ＣＦ’）を
演算部（１９１Ｂ）で行ない、波形ナンバメモリ（１９
１０）内ニする波形ナンバレジスタＲ（ＷＮＤ）に格納
する。

■Ｌ／　シスｐ　ＩＬ（ＷＮＤ）、Ｒ（Ｗ８Ｄ＞、Ｒ（
ＭＤ）、Ｒ（ＷＤＩ）、■、（ＷＤＩ）に格納した各種
データをチャネルコードＣｔｌＣで指定されたそれぞれ
のメモリ領域へのデータ転送処理。

命令ステップ１１のタイミングで、シーク／す（漁から
供給される信号ＷＲＲＡＭに基づいてデータ転送処理が
行なわれる。なお、計算要求フラグ信号ｃ　ＬＩＬ　Ｆ
が°０°の場合には転送処理を行なわないようにしてい
る。なぜならば、新しい波形サンプルの算出を行なわな
いためである。

第１１翼″にＤｆＬＰ　（８０８）の演算シーケンスを
示す。

第１１表に示す命令ステップを順次実行することによシ
、上述■〜■で説明しｔこ処理が実現される。

なお、第４表で説明したキーオン／オフ信号ＫＤが１０
″から〒に変化した最初の処理はイニシャル処理として
上述のような条件設定を行なう。

イニシャル処理を指示する信号〔甲〕は、第２３図に示
した演算部（１９１８）内のオン／オフ検出部（２８０
８）で発生する。

■波形サンプルナンバｎ　＝　（０）１（、設定第１１
表に示した命令ステップ７のタイミングで信号ＶＩＷＳ
Ｎが演算部（１９１８）に供給される。そうすると、Ａ
ＮＤゲーデー（２８１０）の出力信号は”１“となシ、
デー）　（２８０６）（２８０７）の制御人力に１１″
が供給される。この結果、ＤＣバスには（００００）ｓ
６が供給され、波形サンプルナンノくメモリ（１９０９
）内のレジスタＲ，（ＷＳＮ）に（００００）ｔ６を格
納する。

■波形ナンバｉ　”　（０）ｔｏ設定。

第１１表に示した命令ステップ１０のタイミングで、信
号ＷＲＷＮＤが演算部（１９１８）に供給される。そう
すると、ＡＮＤゲーデー（２８１１）の出力信号は“１
“となシ、ゲート（ＱｏｓＸ２ａｏ７）の制−人力に１
“が供給される。この結果、ＤＣバスには（００００）
ｔ、ｅが供給され、波形ナンバメモリ（１９１０）内の
レジスタＲ（ＷＮＤ）に（０（ｊＯＯ）１６を格納する
。

上述の■、■の処理によって、キーオン／オフ信号ＫＤ
がオフからオンに変化するたびに、波形ナンバｉと波形
サンプルナンバｎとが初期設定される。

また、ＤＤＫ　（６０６）から読み込んだ〈シ返し指定
データが（Ｌ”）ｓａすなわち、最終波形フラグＷＥＦ
ならば、上述のような条件設定を行なう。

■内挿係数の分子項（Ｎｍ＋ｎ）α＝（０）ｔｏ設定。

第１１表に示した命令ステップ９のタイミングで信号Ｗ
ＲＭＩ）が演算部（１９１８）内のＡＮＤゲーデー（２
８１２）に供給される。そうすると、ＡＮＤゲーデー（
２８１２）の出力信号は＠１１となり、ゲート（２８０
６）（２８０７）の制−入力に′１“供給される。この
結果、ＤＣバスには（ｏ　ｏ　ｏ　ｏ　）ｔａが供給さ
れ、係数レジスタメモリ（１９０６）内のレジスタＲ（
ＭＤ）に（００００）ｔｏを格納する。

■波形サンプル数ＮＷＳ　＝　（０）ｔｏ設定。

第１１表に示した命令ステップ７のタイミングで信号Ｒ
，ＤＮＷ８が演算部（１９１Ｂ）内のＡＮＤゲート（２
８０９）に供給される。そうすると、ＡＮＤゲート（２
８０９）の出力信号は１１１となシ、ラッチＢＬ　（２
８０２）の格納状態をクリヤ（００００）ｗｅする。こ
の結果、波形サンプル／（Ｘ、＋、、ｎ）を読み込むた
めのＤＢＫ（６０６）のアドレスデータは波形サンプル
ｆ（Ｘ、、□）を読み込んだアドレスデータと等しくな
る。

上述■、■の設定によって、最終波形データとなると、
実質的に波形内挿処理を行なわず、最終波形データをく
シ返し使用することになる。

第１１表に示した信号についての説明 上述する信号はシーケンサ（８０２）から供給される。

ｆｌｕ）Ｏ８Ｄは、オフセットデータ（２５６）をＤＡ
′バスに供給する。

Ｒ，ＤＡＣＣは、ＡＣＣ（１９１２）内のレジスタ１ｔ
（ＡＣＣ）に格納、シているデータをＤＡババ ス供給する命令。

ＲＤ　ＲＥ　Ｐは、増分生成部（１９０８）内で生成さ
れた増分値αをＤＡババス供給する命 令・ ＲＤＷＳＮは、波形サンプルナンバメモリ（１９０９）
内のメモリＭ（ＷＳＮ）から読み出さ れている波形サンプルナンバｎを ＤＢババス供給する命令。

ＲＤＷＮＤ　は、波形ナンバメモリ（１９１０）　内の
メモＩＪ　Ｍ（ＷＮＤ）から読み出されている波形ナン
バｉをｆ）Ｂバスに供給す る命令。

Ｒ，ＤＷＮＡは、波形ナンバメモリ（１９１０）内にあ
るシフタ部で発生している波形ナン バアドレス（ＷＮＡ）をＤＢババス 供給する命令。

ＲＤＴＡＤは、先頭アドレスレジスタ（１９０７）　内
のレジスタＩ’（、（ＴＡＵ））に格納している先頭番
地をＤＢババス供給する命 令。

Ｒ’Ｄ　Ｎ　Ｗ　Ｓは、波形ナンバメモリ（１９１０）
内のサンプル数発生器で発生じているサン プル数をＤＢババス供給する命令。

）ｔ、ＤＭＤは、係数データメモリ（１９０６）内のメ
モリＭ（ＭＤ）から読み出されている 係数データをＤＢババス供給する 命令。

ＲＤＲＴＡは、入力レジスタ部（８／１１３）から供給
されている楽音発生データ（ＮＤ、５Ｄ）２ＤＣバスに
供給する命令。

ＷＩｔＤＢＫは、ｌ）Ｃバス上のデータをＤＢＫアドレ
スレジスタ（１９０１）内のレジスタＲ（Ｄ　１３　Ｋ
　）に格納する命令・ ＷＩＩＡＣＣは、Ｉ）Ｃバス上のデータをＡｃｅ　（１
９１２）内のレジスタＲ（八ＣＣ）に格納する 命令。

ＷＲＷＳＮは、ＤＣバス上のデータを波形す／プ／Ｌ、
　ｆンバメモリ（１９０９）　内のレジスタｌ（、（Ｗ
ＳＮ）に格納する命令。

Ｗ　ＲＭ　Ｄは、ＤＣバス上のデータを係数データメモ
リ（１９０６）内のレジスタＲ（ＭＩ））に格納する命
令。

ＷＩＬＷＮＤは、ＤＣＣパスＱデータを波形ナンバメモ
ＩＪ　（１９１０）　内（１）　Ｌ／　シフ、　夕ＦＬ
（ｗＮＤ）に格納する命令。

Ｔ’　　Ｄ　　Ａは、先頭アドレスレジスタ（１９０７
）にＤＢＫから読み込んだ先頭番地をＤ 入バスに供給する命令。

Ｔ　　ＣＡは、ＤＣバス上のデータをＤＡババス供給す
る命令。

ＤＣＲＡＬは、演算部（１９１８）内のラッチＡ　Ｌ　
（２８０１）をクリヤする命令。

ＤｋＤＤｌは、演算部（１９１８）内のＦＡ、（２３ｏ
ｓ）に゛キャ′り入力信号、＜＋ｉ）を供給する命令。

ＲＤＦ’ＬＧは、演算部（１９１８）内のオン／オフ検
出部（２８０８）に新キーオン／オフ信号ＫＤを取シ込
む命令。

ＷＥ（ＳＲＡＭは、波形データメモリＩ　（１９０４）
内のレジスタＲ（ＷＤ　ｌ　）、波形データメモリＩＦ
　（１９０５）内のレジスタＲ（ＷＤＩ）、係数データ
メモリ（１９０６）内のレジスタＩ（、（ＭＤ）、波形
サンプルナンバメモリ（１９０９）内のレジスタＲ（Ｗ
Ｓ、Ｎ）、波形ナンバメモリ（１９１０）内のレジスタ
Ｒ（ＷＮＤ）に格納して いるデータを、それぞれのメモリ Ｍ（ＷＤ−１）、Ｍ（ｗ′Ｄａ　）、Ｍ（ＭＤ）、Ｍ（
ＷＳＮ）、・Ｍ（ＷＮＤ）に書き込む命令。

以上のように、データメモリ（ＤＢＫ）に合成データ（
波形データ、制御データ）の先頭番地を格納することに
よシ、回路構成を複雑化することなく、データメモリ内
のデータ内容操作だけで異なる波形データの選択ができ
、異なる楽音を容易に発生することができる。

さらに、複数組の制御データ（＜シ返し数指定データ）
を用意し、合成する場合には、所定の制御Ｊデータを選
択して使用するようにしているため、音階によって制（
財）データを異なるよ゛うに設定することができ、１オ
クターブ内同−波形データを使用しても、楽音の立上シ
時間や、波形形状の変化時間を一定にすることができる
。

さらに、同一データベース上に波形データ、制御データ
ト先頭番地とを格納し、時分割的に各種データを読み取
るようにしているので、データメモリ（ＤＤＫ）の回路
構成が簡略化できるとともに、データメモリとＤＲＰ（
ｓｏ８）とのインターフェース処理が簡略化できる。

波形データプロセッサＷＤＰ　（８０７）の詳細な説明
第２０図はＷＤＰ　（８０７）の演算処理の流れ図であ
る・ＷＤＰ（８０７）の演算処理として、４種類の演算
がある。

■波形内挿演算を行なって仮想波形サンプル値■仮想波
形サンプル値／（Ｘ、、ｒｎ、ｎ）　、！：エンベロー
グデデーＥＤとの乗算を行ない、エンベロープ付△ 加液形サンプル値／（Ｘ、、。ｌ”ｔＱｌｒ）を求める
。

■前回求めたエンベロープ付加波形サンプル値△ 旧／　（ＸＩ、ｍ、ｎ、４．ｒ）と今回求めたエンベロ
ープ付加波形サンプル値新／　（Ｘｉ　、ｍ、ｎ＋Ｑ＋
ｒ　）との差分演算を行なって差分波形サンプル値Ｄｆ
（Ｘ、　　　　ｒ）　　を、ｍ、ｎ、ｑ。

求める。

■エンベロープデータＥＤの更新を行なう。

次ニ、エンベロープデータＥＤとエンベロープ付加方法
について説明する。

エンベロープデータＥＤは２０ビツトで構成されている
。上位４ビツトをＥＤＵ（Ｑ）　、下位１６ビツトをＥ
ＤＬ（几）とする。

エンベロープデータＥＤの更新方法はミ新ＢＤ＝旧ＥＤ
＋ＩＥＤと云う演算処理を行なって求める。

増分エンベロープデータ△ＥＤは、ＣＰ　Ｕ　（６０Ｂ
）から入力レジスタ部（８０８）に供給されたサスティ
ンデータＤＳＵＳあるいは、ダンパーデータＤＤＭＰを
使用する。サスティンデータ、ダンパーデータの選択は
、オルガン型エンベロープ、ピアノ型エンベロープおよ
びキーオン／オフ信号に基づいて使い分けを行なう。

エンベロープ付加波形サンプル値を求める演算式を下式
に示す。

／（Ｘ・　　）・・・・・・・・・・・・（５）＋、ｍ
、ｎ ｑ＝Ｑ　、　１　、２　、・・・、Ｑ−１（Ｑ＝２’）
ｒ＝０　、１　、２、−　、　Ｒ−１（Ｒ＝２”）エン
ベロープデータＨＤを単調増加すなわち、新ＥＤ＝旧Ｅ
Ｄ＋△ＥＤ（一定）とし、（５）式を実行することによ
シ、指数特性の減衰（立下シ）エンベロープが付加でき
る。また、単調減少、すなわち新ＥＤ−旧ＥＤ−ΔｈＤ
　＜一定）とすることによシ、指数特性の立上シ（アタ
ック）エンベロープデータすることができる。このよう
な処理を行なうことで、指数特性のエンベロープを発生
せずに、演算だけで求められ、エンベロープデータＥＤ
の生成が簡単な構成で実現できる。

第２１図はＷＤＰ（８０７）の−具体例を示す構成図で
ある０図中（２１０１）は波形データゲートＩ、（２１
０２）は波形データデー）Ｉ、（２１０８）はエンベロ
ープデータＨＤの増分値を発生するエンベロープ増分発
生部（△ＥＤ発生部）、（２１０４）は旧薩形サンプル
値△ ｆ　（Ｘ、、ｍ、ｎ、１．ｒ）を記憶している川波形デ
ータメモリ部、（２１０５）はエンベロープデータＥＤ
を記憶しておくエンベロープデータメモリ部（ＥＤメモ
リ部）（２１０６）は乗算部、（２１０７）は（５）式
に示した１／２ｑあるいは１／２”’の演算を行なうシ
ック部、（２１０８）はフルアダー、ラッチやキャリー
フラグレジスタなどで構成している演算部、（２１０９
）は差分波形サンプル値Ｄ／（Ｘ、　　　　ｒ）を格納
するアウトプット、ｍ、ｎ、ｑ。

バッファレジスタ（ＯＢＲ）　、（２１１０）　Ｕアナ
ログバッファメモリ部（８１２）内のアナログスイッチ
（１１０８）〜（１１０７）　（コンデンサＣ，−Ｃ８
に電荷を蓄えるり峠のスイッチ）（７１１図）のオン／
オフを制御する書き込みパルス発生部、（２１１１）は
演算部（２１０８）内のランチＡＬにデータを供給する
ＷＡババス（２１１２）は演算部（２１０８）内のラッ
チＢＬにデータを供給するＷＢババス（２１１８）は演
算部（２１０８）で行なった演算処理結果を各レジスタ
に供給するＷＣバスである。

次に各部の構成内容について説明する。△ＥＤ発生部（
２１０８’）は増分データΔＥＤとしてサスティンデー
タＤＳＵ８とダンパーデータＤＤＭＰのどちらか一方を
選択する選択器と入力レジスタ部（８０Ｂ）から供給さ
れているキーオン／オフ信号ＫＤ、オルガン型／ピアノ
型指定信号ＯＰＳとダンパーオン／オフ信号ＤＭＰから
選択信号を生成する制御器と、信号ＫＤ、信号ＯＰ８、
信号ＤＭＰとｂＲ’Ｐ！　’（８０８）内の増分生成部
（１９０８）から供給されている最終波形フラグ信号Ｗ
ＢＦから仮想キーオン／オフ信号を生成し仮想キー信号
ＥＡＤＧを出力する仮想キー信号発生器とから構成、し
ている、第１２表に増分データ△ＥＤの選択内容と仮想
キー信号Ｅ／！Ｉ）Ｇの発生状態を示す。

第７表に示した信号ＯＰＳが１０１、すなわちオルガン
型指定の場合、仮想キー信号ＥＡＤＧは、キーオン／　
オフ　信号Ｋ　Ｄ　（７）　オｙ　（”１”　）　、オ
フ　（”０”　）状態と等しくなる。

信号ＯＰＳが”１”、すなわちピアノ製指定の場合、仮
想キー信号ＥＡＤＧは下達の状態となる。

■信号ＷＷＦが１０”の場合 （ａ）信号ＤＭＰ（第７表に示したダンバオ／／オフ信
号）が１０″の場合、仮想キー信号ＥＡ−ＤＧは１オン
１状態となる。

（ｂ）信号ＤＭＰが°１′の場合、仮想キー信号ＥＡＤ
Ｑは、キーオン／オフ信号ＫＤのオン、オフ状態と等し
くなる。

■信号ＷＥＦが“１“の場合 信号ＤＭＰ　、キーオン／オフ信号ＫＤの状態に関係な
く、仮想キー信号ＥＡＤＧはオフ状態となる。

仮想キー信号ＥＡＤ　Ｇの働きの説明 信号ＷＥＦが”１′となシ最終波形データなくシ返し用
いて、持続音の楽音を発生する場合、オルガン型指定で
あれば、オルガン型の楽音特性と等しくな、り問題は発
生しない。

ピアノ型指定となると、楽音特性は減衰特性とする必要
があり、信号ＷＥＦ＝”１°となシ、最終波形データを
〈シ返し用いて持続音を発生しても、仮想キー信号ＥＡ
ＤＧをオフ状態として、減衰エンベロープ特性を付加し
て強制的に楽音特性を減衰特性とする。

川波形データメモリ部（２１０４）は、演算部（２１０
Ｂ）の演算結果をシーケンサ（８０２）から供給されて
いる信ｙｗａｏｗｔＤによって一時格納しておくレジス
タＲ（ＯＷＤ）と、８チャネル分のエンベロープ付加波
形サンプル値／（Ｘ、　　　　、）ａ−記憶する１６ビ
ツト＋、ｍ、ｎ、ｑ。

×８語のメモリＭ　（ＯＷＤ　）と、メモリＭ　（ＯＷ
Ｄ　）の出力データを信号Ｒ，Ｉ）ＯＷＤによってＷＢ
パースに供給するゲートとで構成している。通常メモリ
Ｍ（ＯＷＤ）は読み出し状態となっておシ、シーケンサ
（８０２）から供給されているチャネルコー）”　ＣＨ
ＣＩζ基づいｔこアドレスのエンベロープ付加波形サン
プル値を上述のゲートに供給している。そしテ、信号Ｗ
ＲＲＡＭによってメモリＭ　（ＯＷＤ　）は書き込み状
態となシ、レジスタＲ（ＯＷＤ　）に格納しているデー
タカ≦メモリＭ　（ＯＷＤ　）に沓き込まれる。

ＥＤメモリ部（２１０４）は、演算部（２１０８）の演
算結果を信号ＷＲＥＤＬ％ＷＲ，ＥＤＵ’によってそれ
ぞれ一時格納するレジスタＩ（（ＥＤＬ　）、Ｅ（；（
ＥＤＵ）と、８チャネル分のエンベロープデータＥＤを
記憶するメモリＭ（ＥＤＬ）、Ｍ（ＥＤＵ）と、メモリ
Ｍ（ＥＤＬ）の出力データを信号ＦＬＤ　Ｅ　Ｄ　Ｌに
よってＷ　Ｂ　／＜スｌ乙供給するデー）Ｌと、メモリ
Ｍ（ＥＤＵ）の出力データを信号ＲＤ　Ｅ　Ｄ　Ｕによ
ってＷＢノ（ス（こ供給するデー）Ｕとで構成している
。メモリＭ（ＥＤＬ）は１６ビツト×８語、メモリＭ（
ＥＤＵ）は４ビット×８語である１通常メモリＭ（ＥＤ
Ｌ）、Ｍ（ＥＤＵ）は読み出し状態となっており、チャ
ネルコードＣＨＣ＆こ基づいたアドレスのエンベロープ
データＥＤが読み出され、上述のゲートＬ１ゲー）Ｕに
それぞれ供給さ第　　１２　表 れる、また、信号ＥＤＵは乗算部（２１０６）に、信号
ＥＤＬはシフタ部（２１０７）に供給されている。

そして、信号ＷＲＲＡＭによってメモリＭ（ＥＤＬ）、
Ｍ（ＥＤＵ）は書き込み状態となり、レジスタＲ，（Ｅ
、ＤＬ）、几（ＢＤＵ）に格納しているデータがメモリ
Ｍ（ＥＤＬ）、Ｍ（ＥＤＵ）に書き込まれる。

乗算部（２１０６）は、波形データを信号ＷＢ、ＭＬＰ
によって一時格納するレジスタＲ（ＭＬＰＩ）と、信号
８ＥＬＷＢ＝’０”の時ＤＲＰ（８０８）から供給され
ている係数データＭＬＰを一時格納し、信号５ＥＬＷＥ
＝＠ｌ“の時ＢＤメモリ部（２１０５）から供給されて
いるエンベロープデータＥＤＬを一時格納するレジスタ
Ｒ（ＭＬＰ２）と、レジスタＩ’（、（ＭＬＰ　１　）
に格納しているデータを被乗数（２の補数表現）としレ
ジスタＲ（ＭＬＰ　２　）に格納しているデータを乗数
（絶対値表現）とする１６ビツト×１６ビツト＝３２ビ
ツトの乗算器と、信号Ｒ，ＤＭＬＰによって乗算器の乗
算結果上位１６ピツトをＷＢババス供給するゲートとで
構成している。

シフタ部（２１０７）は−１演算部（２１０８）の演算
結果を信号ＷＲ８ＦＴによって−、ＪＩ格納するレジス
タＲ（ＳＦＴ）と、レジスタＲ（ＳＦＴ）に格納したデ
ータをＥＤメモリ部（２１０５）から供給されているエ
ンベロープデータＢＤＵに基づいてシフト操作１（（８
ＦＴ）。

（−−、ｑ二〇、１，２．・・・、　２’　−１）する
ｑ シフタと、シックの出力データを信号ＷＲ８ＦＡによっ
て一時格納するレジスタＲ（ＳＦＡ）　ト、信ｆ　ＲＤ
ＳＦＡによってレジスタＲＣ８ＦＡ）に格納したデータ
をＷＡババス供給するデー）Ａと、信号Ｒ，ＤＳＦＢに
よってシフタのデータを直接ＷＢババス供給するゲート
Ｂとで構成している。

第２４図は演算部（２１０８）の−具体例を示す構成図
である。　　（２４０１）はｗｉババス上データを信号
■Ｎｖにヱつて反転する反転ゲート、（２４０２）は反
転デー）　（２４０１）の出力データを信号φ２の立下
シエツヂで一時格納するラッチＡＬで、信号ＷＣＲＡＬ
によって格納状態が（ｏｏｏＯ）ｔ。になる、すなわち
リセットされる。　　（２４０Ｂ）はＷＢババス上デー
タを信号φ２の立下シエツヂで一時格納するラッチＢＬ
、　（２４０４）はキャリ入力、キャリ出力を有する１
６ピツト加算器（ＦＡ）、（２４０５）はＦ　Ａ　（２
４０４）のキャリ出力を信号ＷＲＥＤＬによって記憶し
、信号ＲＤＥＤＬによってリセットするキャリフラグレ
ジスタＥ、ＣＦ、（２４０６）はＡＮＤゲート、（２４
０？）はＯＥＬゲート、（２４０８）は信号ＷＴＣＡに
よってＦ’Ａ　（２４０４）の出力データをＷＡババス
供給するゲートＡ、　　（２４０９）はＷＣバスにデー
タ（ＦＦＦＦ）ｓｏを供給するゲートＢ、　　（２４１
０）はＷＣバスにＷＢババス上データを供給するゲート
Ｃ１（２４１１）はＦ　Ａ　（２４０４）の出力データ
をＷＣバスに供給するデー）　Ｄ　、　（２４１２）は
データ（００００）ｔａをＷＣバスに供給するゲートＥ
、　（２４１８）は信号ＴＢＣ１信号ＷＲＥＩ）Ｕ、信
号ＷＲ，ＥＤＬ、信号ＥＡＤＧおよびＦ　、Ａ　（２４
０４）の出力信号（ピット位置４）に基づいてゲートＢ
　（２４０９）〜ゲートＥ（２４１２）のいずれか１つ
を選択するゲート選択器である。

ゲート選択器（２４１８）で選択するゲートについて説
明する。シーケンサ（８０２）から供給されている信号
ＴＢＣによってゲートＣ（２４１０）が選択され、ＷＣ
バスにはＷＢババス上データが供給される。

ΔＥＤ発生部（２１０８）から供給されている仮想キー
信号ＢＡＤＧがオン状態であると、信号ＷＲＥＤＬある
いは信号ＷＲ，ＥＤＵによってゲートＢ　（２４１２）
が選択され、ＷＣバスとにはデータ（００００）１ｅが
供給さ−れる。すなわち、エンベロープデータＥＤＵ。

ＥＤＬをともに−（００００）１６と設定することにな
る。

この結果、エンベロープ付加波形サンプル値△ ’　（Ｘｉ、ｍ、ｎ、ｑ、ｒ）　＝／　（Ｘｉ、ｍ、ｎ
）となる。

−また、ＦＡ（２４０４）の出力信号（ピット位置４）
が１１１でかつ信号Ｗｌ（ＥＤＵが供給されるとデー）
Ｂ（２４０９）が選択されｗ　Ｃ、；スにデータ（ＦＦ
’ＦＦ）１．が供給される。すなわち、エンベロープデ
ータＥＤＵを常時（Ｆ）ＩＱと設定することになる。

上述以外の状態では、デー）　Ｄ　（２４１１）が選択
され、Ｆ　Ａ　（２４０４）の出力データがＷＣバスに
供給される。

なお、川波形データメモリ部（２１０５）　、Ｅ　Ｄメ
モリ部（２１０６）に供給されている信号ＷＲＲＡＮは
、ＤＲＰ（８０８）で説明した信号ＷＲＲＡＭと同一の
ものである。

ＷＤ　Ｐ　（８０７）もＤ　ＲＰ　（８０８）　、Ｆ　
Ｄ　Ｐ　（８０６）と同様にシーケンサ（８０２）から
供給される制御信号に基づいて下達する演算処理を行な
い、上述した■〜■の処理内容を実現するようになって
いる。

■仮想波形サンプル値／　（Ｘ、　、ｍ、ｎ　）を求め
る。

信号Ｅｌｌ）ＷＤＩ　、　ＩもＤＷＤＩ（命令ステップ
２に対応）によってＤＲＰ　（８０８）から供給されて
いる波形サンプル値／（Ｘ、、ｎ）とｆ　（Ｘ＋＋＋　
、　ｎ）をＷＡババスＷＢババス供給し、演算部（２１
０８）のラッチＡＬ、ＢＬに信号φ２立下りエッヂで波
形サンプル値を格納する。

この時演算部（２１０８）に加えられる信号ＩＮＶによ
ってランチＡＬに格納されるデータは反転データ、すな
わち／（Ｘ、、ｎ）となる。

そして、ラッチＡ　Ｌ　（２４ｏ２）、ラッチＢ　Ｌ　
（２４０８）に格納されたデータを用いて演算部（２１
０８）で加算処理（／　（Ｘ４　、ｒｌ）＋　／　（Ｘ
１＋ｔ　、　ｎ）　＋１　〕すなわち（／（Ｘ、　、、
ｎ）−／（Ｘ、、ｎ））が実行され、演算結果がＷＣパ
スに出力され、信号ＷＲＭＬＰによって乗算部（２１０
６）内の被乗数レジスタＲ（ＭＬＰ　１）に信号φ２の
立上シェッヂで書き込まれるとともに、ＤＲＰ　（８０
８）から供給されている内挿係数（Ｎｍ十〇）αが乗算
数レジスタＲ（ＭＬＰ２）に格納される。

そうすると、乗算部（２１０６）内で （Ｊ（Ｘｔ＋＋、ｎ）　　／（Ｘｉ、ｎ）：）Ｘ（Ｎｍ
＋ｎ）αの乗算が実行される０乗算結果は命令ステップ
４の終了までに正しい値になるものとする０次に信号Ｒ
ＤＷＤＩ　ニ、Ｌ：　ッテ矩形＃ンフル値／（Ｘ４，１
１）　ヲＷＡバスに、信号ＲＤＭＬＰによって乗算結果
をＷＢババス供給し、信号φ２の立下りエッヂでラッチ
ＡＬ、ＢＬにそれぞれのデータを格納する（命令ステッ
プ５に対応）。なお、乗算結果は乗算器の上位１６ビツ
トを利用している。こ九は、１／２．＋６処理と等価な
ものである。

乗算部（２１０８）で加算処理を実行することにょシ、
（２）式で表わした仮想波形サンプル値ｆ（Ｘ＋、ｍ、
ｎ）が求められる。

■エンベローブ付加波形サンプル値ｆ（Ｘｉ、ｒｔｌ、
ｎ２１．ｒ）を求める。

仮想波形サンプル値／（Ｘ、、、、、ｎ）を、信号ＷＲ
ＭＬＰ、信号Ｗ几５ＦＴ（命令ステップ６に対応）によ
って、乗算部（２１０６）内の被乗数レジスタＲ（ＭＬ
Ｐ　１　）とシフタ部（２１０７）内のレジスタＲ（Ｓ
ＦＴ）に信号≠２の立上シエツヂで格納する。また、Ｈ
Ｄメモリ部（２１０５）から乗算部（２１０６）に供給
しているエンベロープデータＥＤＬ−に信号５ＥＬＷＥ
　（命令ステップ６に対応）ニヨって乗算部（２１０６
）内の乗数レジスタＲ（ＭＬＰ　２　）に格納し、乗算
処理Ｄ（Ｘｉ、ｍ、ｎ）Ｘｒ）を実行する。

一方、シフタ部（２１０７）内のレジスタＲ（ＳＦＴ、
）に格納した仮想波形サンプル値／（Ｘ、、ｒｎ、ｎ）
をＥＤメモリ部（２１０５）からシフタ部（２１０７）
に供給されているエンベロープデータＥＤＵ（Ｑ）に基
づいて、シフト操作Ｄ（ＸＩ、ｔ、１．ｎ）／２ｑ）を
行ない、信号ＷＲ８ＦＢ（命令ステップ７に対応）によ
って、シフタ部（２１０７）内の出力レジスタＲ（ＳＦ
Ｂ）に格納する。

そして、乗算部（２１０６）で行なった乗算結果を、信
号ＴＢＣ，信号Ｗ几８ＦＴ（命令ステップ８に対応）に
よってシック部（２１０７）内のレジスタＲ（８ＦＴ）
に格納し、エンベロープデータＥＤＵ（Ｑ）に基づいた
シフト操作材なう。

信号［）ＳＦＡ　、　ＲＤＳＦＢ　（命令７．　テア　
）９　ニ対応）によって、シック部（２１０７）内の出
力レジスタ１？、（ＳＦＢ）に格納しであるデータ（ｔ
（ｘ、　、ｍ、ｎ）／２ｑ）を演算ｍ　（２１０８）　
内（７）　ラフ　ｆ　Ｂ　Ｌ　ニ、シフタ部（２１０′
ｒ）信号ＩＮＶによって論理反転し、演算部（２１０８
）内のラッチＡＬにそれぞれ格納する。

ソシて、演算部（２１０８）で加算処理を実行すること
により、エンベロープ付加波形サンプル値、・′／　（
Ｘｉ　、ｍ、ｎ、ｑ、ｒ）が求メラレル。

■差分波形サンプル値Ｄ　７　（ｘ、、ｒ、ｌ、ｎ、１
．　”を求める。

を信号Ｗ几ＯＷＤによって旧波形メモリ部（２１０４）
内のレジスタＲ（ＯＷＤ　）に格納するとともに、信号
ＴＣＡによって、ＦＡ（２４０４）　（７）　出力デー
タをＷＡババス供給し、信号ＩＮＶによって論理反転を
行ない、演算部（２１０８）内のラッチＡＬに格納する
。また、信号ＲＤＯＷＤによって、旧エンベロープ付加
波形サンプル値を旧波形メモリ部（２１０４）から読み
出し、演算部（２１０８）内のラッチＢＬに格納する。

そして、演算部（２１０８）で加算処理を実行すること
によシ、差分波形サンプル値Ｄ　ｆ、（ＸＩ、ｍ、ｎｙ
Ｑｒｒ　）が求められ、信号ＷＯＢＨによッテ０ＲＲ（
２１０９）内のレジスタＲ（ＯＢＲ）に差分波形サンプ
ル値を格納する。

■エンベロープデータＥＤの更新。

信号ＲＤＥＤＬ、ＲＤ、ＥＤ（命令ステップ３に対応）
によって、ＥＤメモリ部（２１０５）からエンベロープ
データＥＤが、△ＥＤ％生部（２１ｏ８）カラ増分デー
タ△ＥＤがＷＡババスＷ’Ｂバスにそれぞれ読み出され
、信号φ２の立下りエッヂで演算部（２１０８）内のラ
ッチＡＬとＢＬにそれぞれ格納される。

そして、加算処理（ＥＤ、Ｌ＋ΔＥＤ）を演算部（２１
０８）で実行し、新エンベロープデータＥ′Ｄを求め、
信号ＷＲＪＥＤＬ（命令ステップ４に対応）によって、
ＥＤメモリ部（２１０５）内（７）Ｌ／レジスタ（ＥＤ
Ｌ）　ニ新エンベロープデータＥ’Ｄを格納するととも
に、演算部（２１０８）内の加算器ＦＡ（２４０４）　
（７）　キャリー出方ヲ演算部（２１０８）内（７）　
７　ラｆ　Ｌ／　シフタＥＣＦ（２４０５）　ニ格納す
る。

ｋｆＲＤＥＤＵ（命令ステップ６に対応）ニよって、エ
ンベロープデータＥＤ’［Ｊが読み出され、演算部（２
１０８）　テ、レジスタＥＣＦ’　（２４０５）　（７
）内容とエンベロープデータＥＤＵとの加算処理を実行
して、新二ン、へｏ　−フデータＢＤＴＪを求める。求
めたエンベロープＥＤＵを信号ＷＲＥＤＵによって、Ｅ
Ｄメモリ部（２１０５）内のレジスタＲ（ＥＤＵ）に格
納する。

そして、ＤＩ（Ｐ　（８０８）と同様ニ、信号ＶＩＲＡ
ＭにヨッテレシフタＲ（ＥＤＬ）、Ｒ（ＥＤＵ）　、Ｒ
（ＯＷＤ）　ニ格納している各種データをチャネルコー
ドＣＨＣで指定されたそれぞれのメモリ領域にデータ転
送を行なう。

アナロクハッファメモリ部（８１２）、ＤＡＣ（８１１
）にデータを供給するタイミングについて説明スル。

信号ＣＲＩ）ＡＳ　（命令ステップ９に対応）によって
、書き込みパルス発生部（２１１０）で発生している書
き込みパルスをリセットする。そして、信号ＷＲＯＢＲ
（命令ステップ１１に対応）によってＯＢＢ。

（２１０９）　内（７）　Ｌ／　シフタＲ，（ＯＢＲ）
に差分波形サンプル値Ｄ　／（Ｘ、、ｍ、ｎ、４．ｒ）
を格納し、ＤＡＣ（８１１）　ｉ２ｍ供給してディジタ
ル信号をアナログ信号に変換しアナログバッファメモリ
部（８１２）に供給するととも番こ、書き込みパルス発
生部（２１１０）でチャネルコードＣＨＣで指定された
チャネルに対応する書き込みノくバスをセット口、アナ
ログノくソファメモ１３部（８１２）内のアナログスイ
ッチＡＷＬ〜ＡＷ８ｉこ供給する。この時、信号ＣＬＲ
Ｆが０゛（計算要求を行なっていない場合）の場合は、
書き込みノくバスをセットしないようにする。

第１８表にＷＤ　Ｐ　（８０７）の演算シーケンスを示
す。

第１８表に示す命令ステップを順次実行すること番こよ
り、上述で説明した処理が実現する。

第１３表に示した制御信号について説明する。

上述する信号はシーケンサ（８０２）から供給される。

ＲＤＷＤＩは、ＤＲＰ　（８０８）から供給されている
波形データＷＤｌｆ：ＷＡバスに供給す る命令。

ＲＤＷＤＩは、ＤＲＰ　（８０Ｂ）から供給されている
波形データＷＤＩをＷＢババス供給す る命令。

ＲＤΔＥＤは、△ＥＤ発生部（２１０８）内で選択され
たサスティンデータＤ、ＳＯ８あるいは ダンパデータＤＵＭＰを増分データ △ＥＤとしてＷＡババス供給する命 令・ ＲＤＳＦＡは、シフタ部（２１０７）内のシフタの出力
データをＷＡババス供給する命令。

ＲＤＥＤＬは、ＥＤメモリ部（２１０５）内のメモリＭ
（ＥＤＬ）から読み出されているエ ンベロープデータＥＤＬをＷＢババ ス供給する命令。

ＲＤＭＬＰは、乗算部（２１０６）内の乗算器の出力デ
ータ（上位１６ビツト）をＷＢババ ス供給する命令。

ＲＤＥＤＵは、ＥＤメモリ部（２１０５）内のメモリＭ
（ＥＤＵ）から読み出されてるエン ベロープデータＢＤＵをＷＢババス 供給する命令。

ＲＤ８ＦＢは、シフタ部（２１０７）内のレジスタＲ（
ＳＦＢ）に格納しているデータ （ｆ　（Ｘ（、ｍ、Ｉｎ）／２ｑ　）をＷＢババス供給
する命令。

ｆＬＤ　ＯＷＤは、川波形メモリ部（２１０４）内のメ
モリＭ（ＯＷＤ）から読み出されているエ ンベロープ付加波形サンプル値を Ｗ　Ｂバスに供給する命令。

ＷＦＬＭＬＰは、ＷＣバス上のデータを乗算部（２１０
６）内の被乗数レジスタＲ（ＭＬＰ　１　）に格納する
命令。

ＷＲＥＤＬは、ＷＣバス上のデータをＥＤメモリ部（２
１０５）内のレジスタＲ，（ＥＤＬ）に格納する命令。

ＷＲ８ＦＴは、ＷＣバス上のデータをシフタ部（２１０
７）内のレジスタＲ（８ＦＴ）に格納する命令。

ＷＲＥＤＵは、ｗｃババス上データをＥＤメモリ部（２
１０５）内のレジスタＲ（ＥＤＵ）に格納する命令。

ＷＲＯＷＤは、ＷＣバス上のデータを旧波形データメモ
リ部（２１０４）内のレジスタＲ（ＯＷＤ）に格納する
命令。

ＷＢ、ＯＢ　Ｒは、ＷＣバス上のデータをＯＢＲ（２１
０９）内のレジスタＲ（ＯＷＲ）に格納する 命令。

ＩＮＶは、ＷＡババス上データの論理を反転し、反転し
たデータを演算部（２１０８）内のラッチＡ　Ｌ　（２
４０２）に供給する命令。

ＷＡＤＤＩは、演算部（２１０８）内のＦ’　Ａ　（２
４０４）にキャリ入力信号（＋１）を供給する命 令拳 ＷＣＲＡＬは、演算部（２１０８）内のラッチＡＬ　（
２４０２）をクリヤする命令− ８ＥＬＷＥは、乗算部（２１０６）内の乗数レジスタＲ
（ＭＬＰ　２　）に格納するデータ選択命令０還択デー
タは、ＤＲＰ　（８０８）から供給されている係数デー
タ（ＭＬＰ）とＥＤメモリ部（２１０５）から供給され
ているエンベロープデータＥＤＬ ″Ｔ：ある。

ＷＲ８ＦＢは、シフタ部（２１０７）　’内のシフタの
出力データをシック部（２１０７）内のレジスタＲ（Ｓ
ＦＢ）に格納する命令。

’Ｉ：、、ＢＣは、ＷＢババス上データをｗｃババスに
供給する命令。

ＣＲＤＡＳは、書き込みパルス発生部（２１１０）から
アナログバッファメモリ部（８１２） に供給している書き込みパルスを リセットする命令。

ＴＣＡは、演算部（２１０８）内の）ｉ”　Ａ　（２４
０４）の出力データをＷＡババス供給する命 令。

なお、第１２表に示した、仮想キー信号ＥＡＤＧがオン
状態時は、演算部（２１０８）内のゲート選択（２４１
８）によってデー）　Ｂ　（２４１２）が選択され、エ
ンベロープデータＥＤＬ、ＥＤＵはともにデータ（００
００）ｓｓとなる。この結果、エンベロープ付加波形サ
ンプルそして、仮想キー信号ＥＡＤＧがオフ状態となる
と、エンベロープデータＨＤの更新処理（ＥＤ＝ＢＤ＋
△ＥＤ）が開始する。この結果、（５）式に示したエン
ベロープ付加波形サンプル値を求める演算処理が行なわ
れ、減衰特性の楽音波形が得られる。

また、エンベロープデータＥＤの更新処理が進み、エン
ベロープデータＥＤＵが（１１１１）ｔの状態となると
、エンベロープデータＥＤＵの更新タイミ７′ ング演算部（２１０８）内のデー）　Ｂ　（２４０９）
が選択され八 エンベロープデータＥＤＵは常時（１１１１）２の状態
となる。この状態は、楽音波形の発音停止に相当する。

以上のように、波形内挿方法を（２）式に示したように
、補正項を付加した内挿係数（Ｎｍ十ｎ）α／ＨＮで実
現しているため、波形間のレベル差が大きくても不用な
ノイズ成分の発生を防ぐことができる。

さらに、波形形状の変化が少ない所では、データメモリ
部に格納する波形データを少なくシ、くり返し数を大き
くすることにより、データ圧縮が可能となる。

さらに、アナログ信号に変換する変換部を、１ツ（ＤＤ
ＡＣトアナログパツファメモリ部とで構成シているので
、　ＤＡＣは１個だけでよく、チャネルごとに独立に動
作するから、２チヤネルの音を同時に鳴らしても、量子
化ひずみによる混変調ひずみの発生がなくなる。

さらに、波形の基本周波数に対してサンプリング周波数
を整数倍にしているので、発生する折シ返し成分や、量
子化によ）生じるサンプル波成分をすべて・基本周波数
の高調波に一致させることができ、したかつてにごりの
ない音をつくることができる。

次に、楽音発生部（６０７）内の各部の相互関係につい
て説明する。

１ず、入力レジスタ部（８０８）について説明する。

入カッジスｐ部（ｇｏａ）は、ＣＰＵ　（６０８）がら
供給されたＩ１０ポートアドレスデータと楽音発生デー
タあるいはサスティンデータなどを一時格納するレジス
タＩ（、（ＡＤＤ）、刊（ＤＡＴ）と、ＣＰＵ　（６０
Ｂ）から入力レジスタ部（８０８）に対して新データを
供給したことを指示する信号（ＣＰＵ　（６０８）から
供給されている信号ｌ０ＲＱ−ＷＲを利用する）を記憶
するフラグレジスタ（レジスタＷＢＣ，Ｆで、指示する
場合は１１′となる）と、レジスタＲ（ＡＤＤ）に格納
されているアドレスを書き込みアドレス、シーケンサ（
８０２）から供給されるチャネルコードＣＨＣ２読み出
しアドレスとし、レジスタＲ（ＤＡＴ　）に格納された
楽音発生データを記憶するレジスタファイル（８チャネ
ル分の楽音発生データを記憶し、容量は８ビット×８語
である）と、レジスタＲ（ＡＤＤ）のアドレスデータに
基づいてサスティンデータ、ダンパデータ、ビートデー
タや効果制御データを記憶する効果レジスタ部とで構成
している。

レジスタＲ（ＤＡＴ）に格納された新データをレジスタ
ファイルあるいは効果レジスタ部にデータ転送するタイ
ミングは、レジスタＷＲＣＦが”１”の状態で、シーケ
ンサ（８０２）から信号ＷＲＤＡＴが供給されると、レ
ジスタＲ（ＡＤＤ）に格納されたＩ１０ポートアドレス
に基づいた所定のアドレスにレジスタＲ（ＤＡＴ）の格
納データが転送される。その後、レジスタＷＲＣＦをリ
セットする。

シーケンサ（８０２）から供給される信号ＷＲＤＡＴは
、レジスタファイルあるいは効果レジスタ部へのデータ
取シ込み制御信号であシ、第９表、第１１表、第１３表
に示した命令ステップ１のタイミングのｊこひに入力レ
ジスタ部（８０８）に供給される。

命令ステップ１のタイミングでレジスタファイルあるい
は効果レジスタ部に新データを取シ込む理由は、Ｅｌ）
Ｐ（８０６）　、ＷＤＰ　（８０７）やＤＢ、ｐ　（８
０８）の内部で各種演算処理を実行中に楽音発生データ
や各種効果データが変化すると正しい演算処理が行なわ
れない、そのため、演算処理を開始する命令ステップ１
で取シ込んでイル。

相互関係の説明 チャネル１に対応する説明を行なう。なお、計算要求フ
ラグ信号ＣＣＲＦが発生しているものとする。

■シーケンサ（８０２）で発生しているチャネルコード
ＣＨＣがチャネル１のタイミングになると、入力レジス
タ部（８０８）内のレジスタファイルからチャネル１に
対応する楽音発生データがＦＤＰ　（８０６）、ＷＤＰ
　（８０７）、ＤＲＰ　（８０８）に供給される。

■そうすると、Ｄ　ＲＰ　（８０８）の詳細な説明の所
で述べたように、Ｄ　ＲＰ　（８０８）で楽音発生デー
タに基づいて、ＤＢＩ（（６０６）から先頭番地、制御
データ、波形データｆ（Ｘｌ、ｎ）と／（Ｘ、＋、、ｎ
）を読み取シ、制御データに基づいて求めた係数データ
（Ｎｍ＋ｎ）αとＤＢＫ（６０６）から読み取った波形
データｆ（’Ｘ、、ｎ）と／　（Ｘ、＋、　、　ｎ）と
を命令ステップ１１のタイミングでＤＢ、Ｐ　（８０８
）内のメモリＭ（ＭＤ）、メモリＭ（ＷＤ））、メモリ
Ｍ（ＷＪ）に格納する。

■一方、ＷＤＰ　（８０７）　ｆは、命令ステップ１〜
１゜のタイミングの間、チャネルコードＣＨＣに基づい
てＤｉ（、Ｐ（８０８）内のメモリＭ（ＭＤ）、メモリ
Ｍ、（ＷＤＩ）、メモリＭ（ＷＤＩ）から読み出されて
いる係数データと波形データｆ（Ｘ、、ｎ−１）と／　
（”＋＋ｔ、　ｎ−＋　）を用いて、ｗＤＰ　（８０７
）　（７）　詳ｆＭ　ｆｘ説明の所で述べたように、波
形演算処理が行なわれる。そして、命令ステップ１１の
タイミングで、演算結果（差分波形サンプル値ＤＲ（Ｏ
ＢＲ）　ニ格納すレ、ＤＡＣ（８１１）ニ供給すレる。

上述の■〜■の処理が、シーケンサ（８０２）から発生
しているチャネルコードＣＨＣのチャネル１に対応する
命令ステップ１〜１１の同一タイミング内で実行される
。

（−して、再ひチャネル１に対応するチャネルコ−）”
ＣＨＣがシーケンサ（８０２）から発生されると下　　
　　　。

述の処理が行なわれる。

■上述の■の説明と同様に、チャネル１に対応する楽音
発生データが、ＦＤＰ（８０６）　、ＷＤ　Ｐ（８０７
）、ＤＲＰ（８０８）　ニ供給さレル。

■上述の■の説明と同様に、ＤＲＰ（８０８）で、ＤＢ
　Ｋ　（６０６）内に格納している先頭番地、制御デー
タ、波形データｆ　（Ｘｉ　、　ｎ＋ｓ　）　、／　（
Ｘ＋＋　、　ｍ＋　ｎ）が読み込まれ、メモリＭ（ＭＤ
）、メモリＭ（ＷＤＩ）、メモＩＪ　Ｍ（ＷＤＩＩ　）
　ニ格納される。

ただし、上述■で説明した内容と異なる点は、ＤＢＫ（
６０６）から読み取る制御データと波形データは、上述
■のタイミング、すなわち前回のチャネル１の計算タイ
ミングで更新された波形ナンバｉ、波形サンプルナンバ
ｎに基づいたデータとなる。

■上述■と同様に、ＤＲＰ（８０８）内のメモリＭ（Ｍ
、Ｄ　）　１．ｌモＩＪ　Ｍ（ＷＤＩ）、メモＩＪ　Ｍ
（ＷＤＩ）がら読み出されているデータに基づいて、波
形演算処理が行なわれる。

なお、今回の計算タイミングで波形演算処理に用いるデ
ータは、前回のチャネル１の計算タイミングでＤＲＰ　
（８０８）内に読み込み処理を行なった係数データ、波
形データ／　（Ｘ、　、　ｎ）。

ｆ（Ｘ１＋２．ｎ）である。

以後、計算要求フラグ信号ＣＬＲＦに基づいて、チャネ
ル１に対応する計算タイミングで、上述の処理がくシ返
される。

上述の説明のように、ＤＲＰ（８０８）で読み取ったデ
ーターは、次回に発生する計算タイミング（ただし１計
算要求フラグ信号ＣＬＲＦが発生している時）で、ＷＤ
Ｐ（８０７）で行なう波形演算処理に利用される。

このように、読み出し、波形演算処理を、同一計算タイ
ミング内ですべて実行せず、時間的に処理夕、イミング
を分け、パイプライン的処理を行なうことによシ、各部
の構成要素の動作スピードを低速化できる。

′上Ａ−ｉでの説明では、データメ硲り（ＤＢＫ）に格
納している波形データは、ＰＣＭデータの形で波形−周
期を枚数分格納していたが、波形対称化、ＤＰＣＭ化、
ＡＤＰＣＭ化を行なった結果を波形データとしてＤＤＫ
に格納し、ＤＲＰ（８０８）の内部で復元処理を行なう
ことによシ、波形データのデータ圧縮が可能となる。

発明の詳細 な説明したように、本発明の楽音発生装置は、楽音の発
音開始から発音終了時までの複数個の楽音波形のうち少
なくとも２つ以上の楽音波形をディジタル値の形で記憶
する波形メモリと、発音音階を決定するノートクロック
発生部と、上記ノート−クロック発生部の出力信号に基
づいて上記波形メモリから２つの波形サンプルデータを
読み出す波形読み出し部と、上記波形読み出し部で読み
出した２つの波形サンプルデータを用いｆ楽音波形を形
成する波形計算部と、上記波形計算部のディジタル出力
信号をアナログ信号に変換する変換部とを具備し２、か
つ（２）式に示した内挿式を用い１、ＤＲＰ（８０８）
で読み出した波形サンプルデータ／（Ｘ、、ｎ）とｆ（
Ｘｉ＋１．ｎ）とで、仮想サンプル値／　（Ｘ、　、ｍ
、　ｎ）をを求めるようにしたので、楽音波形の形状を
時間に変化させることができて、自然楽器音を模擬する
ことができるとともに波形のつなぎ目で発生する不連続
を防ぐことができる。

さらに、内挿係数（Ｎｍ＋ｎ）／ＭＮを（Ｎｍ十ｎ　）
ｔｔ／ｈ／ＩＲａと置き換え、ＭＮα項を２のべき乗と
することにょシ、（２〕式の演算内容が簡略化でき、波
形内挿による波形発生が容易に実現できる利点を有する
。

【図面の簡単な説明】

第１図〜第５図は本発明の動作説明図、第６図は本発明
の楽音発生装置を採用した電子楽器のブロック図、第７
図はＣＰＵ　（６０８）から楽音発生部（６０７）にデ
ータを供給する場合のタイムチャート図、第８図は楽音
発生部（６０７）の構成図、第９図はシーケンサ（８０
２）の−具体例のブロック図、第１０図はシーケンサ（
８０２）の動作タイムチャート図、第１１図はアナログ
バッファメモリ部（８１２）の−具体例の構成図、第１
２図は楽音発生部（６０７）の内部動作タイムチャート
図、第１８図はＦＤＰ　（ｓｏｅ）から比較レジスタ部
（８０５）に供給する周波数データの推移図、第１４図
はＦＤＰ　（８０６）の−具体例の構成図、第１５図は
ＦＤＰ　（８０６）のデータ処理手順を示す処理流れ図
、第１６図は比較レジスタ部（８０５）の−具体例を示
す構成図、第１７図は計算要求フラグ発生部（８１０）
の−具体例を示す構成図、第１８図はＤＢＫ（６０６）
　（７）データ構成図、第１９図はＤＢ、Ｐ（８０８）
　（７）　−具体例を示す構成図、第２０図はＷＤＰ　
（８０７）の演算処理の流れ図、第２１図はＷＤＰ（８
０７）の−具体例を示す構成図、第２２図はビブラート
発生部（１４０８）の−具体例を示す構成図、第２８図
は演算部（１９１８）の−具体例を示す構成図、第２４
図は演算部（２１０８）の−具体例を示す構成図である
。 （６０１）・・・鍵盤部、（６０２）・・・操作部、（
６０８）・・・中央処理装置、（６０４）・・・ＲＡＭ
、　（６０５）・・・ＲＯＭ、（６０６）・・・楽音合
成データＲ，ＯＭ、（６０７）・・・楽音発生部、（８
０１）・・・主発振器、（８０２）・・・シーケンサ、
（８１）８）・・・入力レジスタ部、（８０４）・・・
タイマー、（８０５）・・・比較レジスタ部、（８０６
）・・・周波数データプロセッサ、（８０７）・・・波
形データプロセッサ、（８０８）・・・データリードプ
ロセッサ、（８０９）・・・読み出しパルス形成部、（
８１０）・・・計算要求フラグ発生部、（８１１）・・
・Ｄ　Ａ　Ｃ、、（８１２）・・・アナログバッファメ
モリ部、（８１８）・・・積分器 代理人　森本義弘 第１図

Claims (1)

1. 【特許請求の範囲】 １、楽音の発音開始から発音終了時までの複数個の楽音
   波形のうち少なくとも２つ以上の楽音波形をディジタル
   値の形＋記憶する波形メモリと、発音音階を決定するノ
   ートクロックｉ生部と、上記ノートクロック発生部の出
   力信号に基づいて上記波形メモリから２つの波形サンプ
   ルデータを読み出す波形読み出し部と、上記波形読み出
   し部で読み出した２つの波形サンプルデータを用いて楽
   音波形を形成する波形計算部と、上記波形計算部のディ
   ジタル出力信号をアナログ信号に変換する変換部とを具
   備し、前記波形計算部で実行する計算内容は、前記波形
   読み出し部で読み出した２つの波形サンプルデータ／（
   Ｘｉ、ｎ）、／（Ｘｉ＋ｓ、　ｎ　）を用いて次式に示
   す波形内挿演算を行ない、仮想波形サンプル値／（Ｘ、
   、ｆｆ、、ｎ）を求めるよう−にした楽音発生装置。 ｆＣＸ、　、ｍ、ｎ）−（／（Ｘ、、　、ｎ）　−ｆｃ
   Ｘ、　、ｎ））（Ｎｍ＋ｎ） ｘ　ＭＮ＋ｆ（Ｘ　、　　） ｉ＝０．１．２．・・・・・・ｆ−１波形ナンバｍ＝０
   ．１．２．・・・・・・Ｍ−１＜シ返しナンバｎ＝０．
   １，２．・・・・・・Ｎ−１波形サンプル数２、　仮想
   サンプル値を求める演算の内挿係数（Ｎｍ＋ｎ　）Ａ４
   Ｎを（Ｎｍ＋ｎ　）ａ／ＭＮａと置き換え、ＭＮσ項を
   ２のべき乗とし、増分データα會くり返し故指定データ
   を波形１８期のサンプル数によって制御するようにした
   特許請求の範囲第１項記載の楽音発生装置。