JPS5914903B2 - イオン注入法を用いた電界効果型トランジスタの製造方法 - Google Patents

イオン注入法を用いた電界効果型トランジスタの製造方法

Info

Publication number
JPS5914903B2
JPS5914903B2 JP9564275A JP9564275A JPS5914903B2 JP S5914903 B2 JPS5914903 B2 JP S5914903B2 JP 9564275 A JP9564275 A JP 9564275A JP 9564275 A JP9564275 A JP 9564275A JP S5914903 B2 JPS5914903 B2 JP S5914903B2
Authority
JP
Japan
Prior art keywords
ion
blocking film
substrate
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9564275A
Other languages
English (en)
Other versions
JPS5219084A (en
Inventor
靖紀 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9564275A priority Critical patent/JPS5914903B2/ja
Publication of JPS5219084A publication Critical patent/JPS5219084A/ja
Publication of JPS5914903B2 publication Critical patent/JPS5914903B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はイオン注入法を用いた電界効果型トランジスタ
の製造方法に関する。
最近半導体装置に於て、不純物添加領域やコンタクトホ
ール、或いは電極領域等を得るのに工程の簡略化、微小
領域の形成の可能等からセルファ・ ライン(自己整合
)技術が用いられるようになつて来た。
具体例を挙げると、例えば絶縁ゲート型電界効果トラン
ジスタの性能はチャンネル長が短い程良くなるが写真触
刻法の技術的限界に依り2μ以下o のチャンネル長を
再現性良く得る事は困難とされていた。
この問題を改善する為に特公昭47−48195号公報
に示される所謂DSA構造のトランジスタが提案されて
いる。
このトランジスタの概略は第51図に示されている。同
図に於て1は拡散マスクを用いて高抵抗半導体基板3に
P型の不純物を拡散して形成したP型のチャンネル領域
、4は上記拡散マスクを用いてP型のチャンネル領域3
内に形成したN型のソース領域、5はN型のドレイン’
0 領域、6はチャンネル領域3も含め、ソース、ドレ
イン各領域4、5間に絶縁膜7を介して設けたゲート電
極であり、上記チャンネル領域3はP型の不純物とN型
の不純物との横方向の拡散の差を用いて形成されるので
、2μ以下のチャンネル長ク5 を得る事が可能となつ
た。ところがこの改善されたトランジスタにあつても下
記する如き新たな難点が存在する。
^ 同一拡散マスクを介しての二重拡散法を応用してい
ろので製造工程に於ける制御が困難であ3θ る。
(13)従つてチャンネル長及びチャンネル領域1の不
純物濃度のバラツキが大きく、即ち電界効果型トランジ
スタの主要な因子である閾値電圧、相互利得に大きなバ
ラツキが生じ、歩留りが悪35い 0 二重拡散法を用いているので、チャンネル領域1並
びにソース領域4に対する不純物濃度に制約があり、閾
値電圧の選択範囲が狭い。
9不純物濃度の高いところにソース端が形成される為、
チヤンネル領域1に於けるキヤリヤ易動度が低い。
本発明は上述した諸欠点を全て改善することを目的とし
て為されたものであつて、以下に第2図以降を参照しつ
つ工程順に詳述する。
本発明の第1の工程は高抵抗の半導体基板、例えばN一
型シリコン基板10の一主面に比較的薄い第1のイオン
阻止膜、例えば2000A0の膜厚の窒化シリコン膜1
1を被着すると共に、この膜11上に比較的薄厚大なる
第2のイオン阻止膜、例えば10000A゜の酸化シリ
コン膜12を被着し、フオトレジスト法に依つて将来ソ
ース領域となるべき箇所の酸化シリコン膜128.びに
窒化シリコン膜11を選択的に除去して基板10の一部
を露出させる点にある(第2図)。
酸化シリコン膜12のエツチングにはバツフアードエツ
チ液が、また窒化シリコン膜11のエツチングには熱隣
酸が用いられる。次に第3図で示す状態の基板10をバ
ツフアードエツチ液に浸漬すると酸化シリコン膜12は
その表面から除々にエツチングされると同時に基板10
の露出端部の側面からもエツチングが行われ、酸化シリ
コン膜12が比較的薄く残つた状態でエツチングを停止
させると露出縁部近傍の酸化シリコン膜12は側面から
のエツチングに依つて完全に除去され、窒化シリコン膜
11の僅少部分が露出される。
この工程を具体的数値をあてはめて説明すると、酸化シ
リコン膜12を8000A0エツチングして2000A
0だけ残存させたとすると、露出縁部近傍の窒化シリコ
ン膜11の露出巾は約8000A0となる。本発明の第
3の工程は一導電型、例えばP型の不純物イオン13を
基板10の全面から照射し、基板10の露出箇所には深
くこの不純物イオン13を注入してP型領域14を得る
と共に窒化シリコン膜11でのみ覆われている箇所に対
しては該イオンを浅く注入してP型のチヤンネル領域1
5を得る点にある(第4図)。
勿論窒化シリコン膜11と酸化シリコン膜12とに依つ
て覆われている残りの箇所にはこの不純物イオン13は
注入されない。この程の具体例を述べると、ボロンイオ
ンを加速電圧80KeV、ドーズ量3X1013/dの
条件下で注入すると、P型領域14は注入深さ約800
0A0、不純物濃度1X1017/dとなり、またチヤ
ンネル領域15は注入深さ約2000A0、不純物濃度
1X1016/dとなる。この注入程後1000℃で3
0分間のナニールを施して注入イオンの活性化を行う。
第4の程はフオトレジスト法に依つてチヤンネル領域1
5近傍で将来ドレイン領域となるべき箇所の酸化シリコ
ン膜12並びに窒化シリコン膜11を除去して基板10
の一部を露出し、この基板10の露出箇所並びに先の工
程で得られたP型領域14のうち窒化シリコン膜11に
依つても覆われていないP型領域14の露出箇所にN型
の不純物を多量に注入してN型のドレイン領域16並び
にN型のソース領域17を得る点にある(第5図)。
具体的数値等を挙げてこの第4工程を詳しく説明すると
、燐イオンを150KeVで加速し、1X1015/C
dのドーズ量で注入すると、N型のソース領域17並び
にドレイン領域16の燐イオンの注入深さは約4000
AIで不純物濃度は大略3X101Vdとなる。この時
のN型不純物イオンの加速電圧は2000Nの窒化シリ
コン膜11を突き抜けない程度に決定しなければならな
い。この燐イオンの注入後900℃30分間のアニール
を施して注入イオンを活性化する。本発明の最終工程は
第6図に示す如く、注入イオンのマスクとして使用した
酸化シリコン膜12並びに窒化シリコン膜11を除去し
た後、チヤンネル領域15も含めてソース領域17とド
レイン領域16との間に酸化シリコン膜等の絶縁膜18
を被着し、該膜18上にアルミニウム等のゲート電極1
9を設けると共に、ソース、ドレイン各領域17,16
にも夫々ソース電極20並びにドレイン電極21を設け
る点にある。
尚、ゲート電極19下の絶膜18としては新たに酸化シ
リコン膜等を被着する事なく、マスクとして使用した窒
化シリコン膜11並びに酸化シリコン膜12を用いる事
も可能である。上述した各程を経て得られた電界効果型
トランジスタは従来の二重拡散法を用いたもの等に比し
て下記する如き利点を有する。
囚 チヤンネル領域の長さは酸化シリコン膜の横方向の
エツチング量に依つて制御されるのでlμ以下のチヤン
ネル長は容易に制御し得る。
(B)単一のイオン注入に依つてチヤンネルが形成され
るのでチヤンネル領域の不純物濃度の制御が簡単に行わ
れる。C)第1図に示したトランジスタのようなチヤン
ネルの横方向の濃度勾配は持たず、チヤンネルは均一な
不純物分布を持つ。
9ソース領域の不純物濃度とは独立してチヤンネルの濃
度を選ぶ事が出来る。
従つて電界効果型トランジスタとしての特性は下記する
特徴を有する事となる。
(4)閾値電圧が広範囲に亘つて正確に選ぶ事が出来る
(B)閾値電圧、相互利得のバラツキが非常に小さくな
り、歩留りが向止する。
(O比較的低濃度のチヤンネルが得られるのでキヤリヤ
易動度が大きくなり、チヤンネル長い短縮と合せて相互
利得が増大し高周波特性が向上する。
向土述の実施例でろ基板上に窒化シリコン膜を被着し、
然る後酸化シリコン膜をその上に被着するものについて
記述したがこの逆であつても良く、また酸化アルミニウ
ム等の他の組成のイオン阻止膜も同様に利用出来るが、
要は2種の阻止膜が独立してエツチング出来る組み合せ
であれば自由に選択出来る。
また本発明は電界効果型トランジスタに限る事なく、セ
ルフアライン構造を必要とする半導体装置にも応用し得
る事は自明である。
【図面の簡単な説明】
第1図は従来例を示す要部の断面図、第2図〜第6図は
本発明方法を工程順に示した要部の断面図である。 10は基板、11は第1のイオン阻止膜、12は第2の
イオン阻止膜、15はチヤンネル領域、16はドレイン
領域、17はソース領域、を夫々示している。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板の一主面にその一部を除いて比較的薄い
    第1のイオン阻止膜を形成すると共に該阻止膜上に該膜
    とは組成の異る比較的厚い第2のイオン阻止膜を形成す
    る工程、上記基板を第2のイオン阻止膜に対してのみエ
    ッチング効果のあるエツチツグ液に浸漬して該第2の阻
    止膜を表面から並びに基板の露出縁部の側面からエッチ
    ングしてこの第2の阻止膜を比較的薄く残存させると共
    に露出縁部近傍の第1のイオン阻止膜の僅少部分を露出
    させる工程、上記各工程を経た基板表面に一導電型の不
    純物イオンを照射して基板の露出箇所には該イオンを深
    く注入して一導電型領域を得ると共に第1のイオン阻止
    膜にのみ覆われている箇所に対しては該イオンを浅く注
    入してチャンネル領域を形成する工程、上記一導電型領
    域並びに基板のチャンネル領域近傍に逆導電型不純物を
    導入してソース並びにドレイン領域を形成する工程、上
    記チャンネル領域も含めソース、ドレイン各領域間に絶
    縁膜を介してのゲート電極を形成する工程、とから成る
    イオン注入法を用いた電界効果型トランジスタの製造方
    法。
JP9564275A 1975-08-05 1975-08-05 イオン注入法を用いた電界効果型トランジスタの製造方法 Expired JPS5914903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9564275A JPS5914903B2 (ja) 1975-08-05 1975-08-05 イオン注入法を用いた電界効果型トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9564275A JPS5914903B2 (ja) 1975-08-05 1975-08-05 イオン注入法を用いた電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS5219084A JPS5219084A (en) 1977-01-14
JPS5914903B2 true JPS5914903B2 (ja) 1984-04-06

Family

ID=14143150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9564275A Expired JPS5914903B2 (ja) 1975-08-05 1975-08-05 イオン注入法を用いた電界効果型トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS5914903B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS5219084A (en) 1977-01-14

Similar Documents

Publication Publication Date Title
JPS6115594B2 (ja)
JPH0224023B2 (ja)
JP3206419B2 (ja) 半導体装置の製造方法
JPH0298143A (ja) Ldd構造ポリシリコン薄膜トランジスタの製造方法
JPH0519979B2 (ja)
JPS5914903B2 (ja) イオン注入法を用いた電界効果型トランジスタの製造方法
JPS59161870A (ja) 半導体装置の製造方法
JPS62285468A (ja) Ldd電界効果トランジスタの製造方法
JPS62122170A (ja) Misトランジスタ及びその製造方法
JPS6126264A (ja) 半導体装置の製造方法
JPH0831601B2 (ja) 半導体装置の製造方法
JPH0298142A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
US4035207A (en) Process for producing an integrated circuit including a J-FET and one complementary MIS-FET
JPH03191529A (ja) 半導体装置の製造方法
JP3344162B2 (ja) 電界効果型半導体装置の製造方法
JP3371600B2 (ja) Misトランジスタの製造方法
JPS60226168A (ja) 相補型mos半導体装置
JPH04346476A (ja) Mos型fetの製造方法
JPH01143358A (ja) Mos型半導体集積回路装置の製造方法
JPH07153940A (ja) 電界効果型トランジスタの製造方法
KR920009894B1 (ko) 고압 반도체 소자의 제조방법
JP3008579B2 (ja) 半導体装置の製造方法
JPH0387034A (ja) 半導体装置の製造方法
JPS587070B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6136974A (ja) Mos型半導体装置の製造方法