JPS59189607A - 抵抗体の製造方法 - Google Patents
抵抗体の製造方法Info
- Publication number
- JPS59189607A JPS59189607A JP58064741A JP6474183A JPS59189607A JP S59189607 A JPS59189607 A JP S59189607A JP 58064741 A JP58064741 A JP 58064741A JP 6474183 A JP6474183 A JP 6474183A JP S59189607 A JPS59189607 A JP S59189607A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- pads
- conductor pattern
- resistance value
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明はセラミック基板上に抵抗体を印刷形成する抵抗
体の製造方法に関する。
体の製造方法に関する。
（ｂ）技術の背景
近年は半導体技術の進歩に伴い小型の半導体がセラミッ
ク基板上に高密度に搭載されている。そして抵抗体もセ
ラミック基板上にスクリーン印刷などされて形成される
傾向にある。
ク基板上に高密度に搭載されている。そして抵抗体もセ
ラミック基板上にスクリーン印刷などされて形成される
傾向にある。
（Ｃ）従来技術と問題点
この種の抵抗体の従来の製造方法を第１図を参照して説
明する。
明する。
第１図の（イ）は従来方法による抵抗体の平面図、（ロ
）は（イ）の点線枠Ｍ部分の拡大図である。
）は（イ）の点線枠Ｍ部分の拡大図である。
同図において２ａと２ｂとは、セラミック基板上に対向
して印刷形成されたそれぞれ矩形形の一対のパッドであ
って、パッド２ａはパターン１ａにパッド２ｂはパター
ン１ｂにそれぞれ接続されている。
して印刷形成されたそれぞれ矩形形の一対のパッドであ
って、パッド２ａはパターン１ａにパッド２ｂはパター
ン１ｂにそれぞれ接続されている。
この一対のパッド２ａ、 ２ｂ間には、ペースト状の
例えば酸化ルテニウムがスクリーン印刷され焼結されて
抵抗体３が形成されている。しかしスクリーン印刷され
て形成された抵抗体３の抵抗値は、形状、厚さの印刷精
度上の誤差などのために設計時の期待値とは差があるの
が一般である。
例えば酸化ルテニウムがスクリーン印刷され焼結されて
抵抗体３が形成されている。しかしスクリーン印刷され
て形成された抵抗体３の抵抗値は、形状、厚さの印刷精
度上の誤差などのために設計時の期待値とは差があるの
が一般である。
このためにレーザートリマーなどを使用して、レーザー
トリマーの一対のプローブをパッド２ａ２ｂに接触させ
て抵抗体３の抵抗値を測定しながら、レーザーにてスク
ライブ線４を形成して所望の抵抗値にトリミングする。
トリマーの一対のプローブをパッド２ａ２ｂに接触させ
て抵抗体３の抵抗値を測定しながら、レーザーにてスク
ライブ線４を形成して所望の抵抗値にトリミングする。
しかしながらこのように所望の抵抗値の抵抗体３をその
後の工程にて加熱すると、例えば流動浸漬法にて樹脂を
コーテングして気密封止する時の加熱、あるいはパッド
部にリード線などを半田付けする時に加熱すると、スク
ライブ線４の側壁の抵抗体が溶融し垂れ下がりスクライ
ブ線４の幅が縮まり、抵抗体３の抵抗値が変動するおそ
れがある。
後の工程にて加熱すると、例えば流動浸漬法にて樹脂を
コーテングして気密封止する時の加熱、あるいはパッド
部にリード線などを半田付けする時に加熱すると、スク
ライブ線４の側壁の抵抗体が溶融し垂れ下がりスクライ
ブ線４の幅が縮まり、抵抗体３の抵抗値が変動するおそ
れがある。
（ｄ）発明の目的
本発明の目的は上記従来の問題点が除去された抵抗体の
製造方法を提供することにある。
製造方法を提供することにある。
（ｅ）発明の構成
この目的を達成するために本発明は、セラミック基板上
に一対のパッドを対向して印刷形成し、該一対のパッド
間に複数の単位抵抗体を配列して印刷形成し、該単位抵
抗体相互間および該パッドとを格子状の導体パターンに
て接続して印刷せしめてなり、該導体パターンあるいは
該パッドを選択的にレーザーにて切断して所望の抵抗値
の抵抗体を得るようにしたものである。
に一対のパッドを対向して印刷形成し、該一対のパッド
間に複数の単位抵抗体を配列して印刷形成し、該単位抵
抗体相互間および該パッドとを格子状の導体パターンに
て接続して印刷せしめてなり、該導体パターンあるいは
該パッドを選択的にレーザーにて切断して所望の抵抗値
の抵抗体を得るようにしたものである。
（ｆ）発明の実施例
以下図示実施例を参照して本発明について詳細に説明す
る。なお全図を通じて同一符号は同一対象物を示す。
る。なお全図を通じて同一符号は同一対象物を示す。
第２図は本発明による一実施例の（イ）（ロ）は、それ
ぞれ製造順序を示す抵抗体の斜視図である。
ぞれ製造順序を示す抵抗体の斜視図である。
第２図（イ）において、セラミック基板上には矩形状の
一対のパッド２ａ、２ｂを対向して印刷形成されている
。単位抵抗体５相互間およびパッド２ａ、２ｂ側に並行
して配列された単位抵抗体５とパッド２ａ、２ｂとは、
それぞれ格子状で交差部が切断せれた導体パターン即ち
縦導体パターン６と横導体パターン７にて接続されてい
る。
一対のパッド２ａ、２ｂを対向して印刷形成されている
。単位抵抗体５相互間およびパッド２ａ、２ｂ側に並行
して配列された単位抵抗体５とパッド２ａ、２ｂとは、
それぞれ格子状で交差部が切断せれた導体パターン即ち
縦導体パターン６と横導体パターン７にて接続されてい
る。
この単位抵抗体はスクリーン印刷時に膜厚が一定になり
抵抗値が安定する最小面積例えば１平方能以上で、抵抗
値が設計上都合の良い抵抗値のものを選択して決定する
。
抵抗値が安定する最小面積例えば１平方能以上で、抵抗
値が設計上都合の良い抵抗値のものを選択して決定する
。
このように単位抵抗体５が組合せ構成されたセラミック
基板を第２図（ロ）の如くに、例えばレーザートリマー
に装着してレーザートリマーの一対のプローブをパッド
２ａ、２ｂに接触させて抵抗体の抵抗値を測定しながら
、レーザーにて縦導体パターン６および横導体パターン
７を選択してスクライブ線８にて切断し、所望の抵抗値
の抵抗体を単位抵抗体５の直列、並列の組合せにより構
成する。
基板を第２図（ロ）の如くに、例えばレーザートリマー
に装着してレーザートリマーの一対のプローブをパッド
２ａ、２ｂに接触させて抵抗体の抵抗値を測定しながら
、レーザーにて縦導体パターン６および横導体パターン
７を選択してスクライブ線８にて切断し、所望の抵抗値
の抵抗体を単位抵抗体５の直列、並列の組合せにより構
成する。
上述のように導体パターンを切断して抵抗体を構成する
ものであるから、その後加熱しても抵抗体の抵抗値は変
化しない。
ものであるから、その後加熱しても抵抗体の抵抗値は変
化しない。
なお図示実施例は導体パターンのみを切断して一対のパ
ッドで一個の抵抗体を形成しているが、図示実施例とは
ことなり、導体パターンを切断する前に少なくともいず
れが一方のパッドをレーザーにて分割切断することによ
り、複数の抵抗体を高密度にセラミック基板に並列して
形成することができる。
ッドで一個の抵抗体を形成しているが、図示実施例とは
ことなり、導体パターンを切断する前に少なくともいず
れが一方のパッドをレーザーにて分割切断することによ
り、複数の抵抗体を高密度にセラミック基板に並列して
形成することができる。
（ｇ）発明の詳細
な説明したように本発明は、抵抗値の精度が高い抵抗体
を容易に得ること出来、かつセラミンク基板上に高密度
に並設することが出来るなどと言った実用上ですぐれた
効果のある抵抗体の製造方法である。
を容易に得ること出来、かつセラミンク基板上に高密度
に並設することが出来るなどと言った実用上ですぐれた
効果のある抵抗体の製造方法である。
・第１図の（イ）は従来方法による抵抗体の平面図、（
ロ）は（イ）の点線枠Ｍ部分の拡大図、第２図は本発明
による一実施例の（イ） （ロ）は、それぞれ製造順序
を示す抵抗体の斜視図である。 図中１ａ、ｌｂはパターン、２ａ、２ｂはパッド、３は
抵抗体、４．８はスクライブ線、５は単位抵抗体、６は
縦導体パターン、７は横導体パターンをそれぞれ示す。
ロ）は（イ）の点線枠Ｍ部分の拡大図、第２図は本発明
による一実施例の（イ） （ロ）は、それぞれ製造順序
を示す抵抗体の斜視図である。 図中１ａ、ｌｂはパターン、２ａ、２ｂはパッド、３は
抵抗体、４．８はスクライブ線、５は単位抵抗体、６は
縦導体パターン、７は横導体パターンをそれぞれ示す。
Claims (1)
- セラミック基板上に一対のパッドを対向して印刷形成し
、該一対のバッド間に複数の単位抵抗体を配列して印刷
形成し、該単位抵抗体相互間および該パッドとを格子状
の導体パターンにて接続して印刷せしめてなり、該導体
パターンあるいは該パッドを選択的にレーザーにて切断
して所望の抵抗値の抵抗体を得ることを特徴とする抵抗
体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064741A JPS59189607A (ja) | 1983-04-13 | 1983-04-13 | 抵抗体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064741A JPS59189607A (ja) | 1983-04-13 | 1983-04-13 | 抵抗体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59189607A true JPS59189607A (ja) | 1984-10-27 |
Family
ID=13266877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58064741A Pending JPS59189607A (ja) | 1983-04-13 | 1983-04-13 | 抵抗体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013211435A (ja) * | 2012-03-30 | 2013-10-10 | Mitsubishi Materials Corp | フィルム型サーミスタセンサ |
-
1983
- 1983-04-13 JP JP58064741A patent/JPS59189607A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013211435A (ja) * | 2012-03-30 | 2013-10-10 | Mitsubishi Materials Corp | フィルム型サーミスタセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539622A (en) | Hybrid integrated circuit device | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| US3453781A (en) | Tailoring microminiature components | |
| JPS5955087A (ja) | 回路基板 | |
| JPS60257257A (ja) | サ−マルプリントヘツドの製造方法 | |
| JPH04280401A (ja) | チップ抵抗器及びその製造方法 | |
| JPS6145464Y2 (ja) | ||
| JPS5813040B2 (ja) | コンセイカイロノセイゾウホウホウ | |
| JPH0770365B2 (ja) | チップ型電子部品 | |
| JPS59171153A (ja) | 混成ｉｃのパタ−ン構成方法 | |
| JPH05347202A (ja) | 電子部品及び電子部品の抵抗値調整方法 | |
| JPS60158651A (ja) | 混成集積回路の製造方法 | |
| JPS6119102A (ja) | 厚膜印刷基板の製造方法 | |
| JPS6144453A (ja) | 混成集積回路の製造方法 | |
| JPS58202503A (ja) | 厚膜抵抗体の製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPS6027185A (ja) | 混成集積回路基板の製造方法 | |
| JPH0219922Y2 (ja) | ||
| JPH025538Y2 (ja) | ||
| JPH04127402A (ja) | 負特性サーミスタ | |
| JPS60202983A (ja) | 集積回路 | |
| JPS59161675U (ja) | 多層厚膜回路基板 | |
| JPS6185850A (ja) | 混成集積回路の製造方法 | |
| JPS59175705A (ja) | 厚膜抵抗体の製造方法 | |
| JPS63116495A (ja) | 厚膜集積回路基板 |