JPS59201424A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59201424A JPS59201424A JP58075018A JP7501883A JPS59201424A JP S59201424 A JPS59201424 A JP S59201424A JP 58075018 A JP58075018 A JP 58075018A JP 7501883 A JP7501883 A JP 7501883A JP S59201424 A JPS59201424 A JP S59201424A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- interlayer insulating
- film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、累子の平坦化全図った半導体装置の製造方法
に関する。
に関する。
周知の如く、最近、累子の高密化に伴なって配線が多層
化する傾向にある。
化する傾向にある。
従来、多層化した配線全有する半導体装置は。
例えば第１図（、）〜（ｃ） ＶＣ示すように製造され
ている。まず、例えば半導体基板１上に第１の層間絶縁
膜２、金属層３を形成した後、この金属層３上の所定鱈
所にレジスト・ぐターン４全形成する１ （第１図（、
）図示）。つづいて、このレジスト・ぐターン４會マス
クとして前記金属層３を選択的にエツチング除去し、第
１の配線５を形成する（第１図（ｂ）図示）。次いで、
前記レジストパターン４を剥離した後、全面に第２の層
間絶縁膜６′ｆ：形成し、更にこの層間絶縁膜６上に前
記第１の配線５に対応する部分を横切るように第２の配
線７を形成して半導体装置を製造する（第１図（Ｃ）図
示）。
ている。まず、例えば半導体基板１上に第１の層間絶縁
膜２、金属層３を形成した後、この金属層３上の所定鱈
所にレジスト・ぐターン４全形成する１ （第１図（、
）図示）。つづいて、このレジスト・ぐターン４會マス
クとして前記金属層３を選択的にエツチング除去し、第
１の配線５を形成する（第１図（ｂ）図示）。次いで、
前記レジストパターン４を剥離した後、全面に第２の層
間絶縁膜６′ｆ：形成し、更にこの層間絶縁膜６上に前
記第１の配線５に対応する部分を横切るように第２の配
線７を形成して半導体装置を製造する（第１図（Ｃ）図
示）。
しかしながら、前述した従来の製造方法によれば％第１
の層間絶に膜２上に第１の配線４全形成した後、全面Ｖ
Ｃ第２の層間絶縁膜６を形成するため、前記配線５上に
対応する第２の層間絶縁膜６部分が凸状となり、この層
間絶縁膜６上に第２の配線７′ｆｆ：形成する隊、前記
第１の配線５に対ＭＡＴる第２の配ね７邸分に断切れを
住じる恐れがある。
の層間絶に膜２上に第１の配線４全形成した後、全面Ｖ
Ｃ第２の層間絶縁膜６を形成するため、前記配線５上に
対応する第２の層間絶縁膜６部分が凸状となり、この層
間絶縁膜６上に第２の配線７′ｆｆ：形成する隊、前記
第１の配線５に対ＭＡＴる第２の配ね７邸分に断切れを
住じる恐れがある。
本発明は上記事情に鑑みてなされたもので。
表面全平坦化して配線の断切れ全防止し得る半導体装置
の製造方法を提供すること全目的とするものである。
の製造方法を提供すること全目的とするものである。
本発明は、半導体基体上にＩＰＩ間絶間膜縁膜して配線
、し・シストパターンを順次形成１〜だ後、元ＣＶＤ法
により全面に前記配線と略ＬＩ５Ｉじ厚さの絶縁膜全形
成し、更に前記レノストパターン全除去して該パターン
上の絶縁膜ｔυリフトオフることによって、表面を平坦
化し、前記配線上に絶縁膜を介して形成される配線の断
切れ全防止し得るものである。
、し・シストパターンを順次形成１〜だ後、元ＣＶＤ法
により全面に前記配線と略ＬＩ５Ｉじ厚さの絶縁膜全形
成し、更に前記レノストパターン全除去して該パターン
上の絶縁膜ｔυリフトオフることによって、表面を平坦
化し、前記配線上に絶縁膜を介して形成される配線の断
切れ全防止し得るものである。
以下、本発明の一実施例全第２図（ａ）〜（ｄ） Ｋ基
づいて説明する〇 まず、従来と同様にして例えばｐ型のＳｉ基板１１上に
第１の層間絶縁膜１２、Ａ２層１３全形咳し、更にｉ
Ｊ曽１３上Ｖこレジストパターン１４を形成した（第２
図（、）図示）段、第１のＡ４配線１５を形成した（第
２図（ｂ）図示）。つづいて、光ＣＶ Ｄ （Ｃｈｅｍ
ｉｃａｌ ＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ ）法
により、１００℃で全面に前記ＡＩｌ配緑１５と同厚の
５ｉ０２膜１６を形成した（第２図（Ｃ）図示）。次い
で、前記レジストパターン１４を除去した。この際、該
ノぐターン１４上のＳ ｉ０２膜１６も同時に除去され
た（リフトオフ）。更に、全面に第２の層間絶縁膜１７
を形成した後、この層間絶縁膜１７上に第２のＡ７配線
１８を形成して半導体装置全製造した（第２図（ｄ）図
示）。
づいて説明する〇 まず、従来と同様にして例えばｐ型のＳｉ基板１１上に
第１の層間絶縁膜１２、Ａ２層１３全形咳し、更にｉ
Ｊ曽１３上Ｖこレジストパターン１４を形成した（第２
図（、）図示）段、第１のＡ４配線１５を形成した（第
２図（ｂ）図示）。つづいて、光ＣＶ Ｄ （Ｃｈｅｍ
ｉｃａｌ ＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ ）法
により、１００℃で全面に前記ＡＩｌ配緑１５と同厚の
５ｉ０２膜１６を形成した（第２図（Ｃ）図示）。次い
で、前記レジストパターン１４を除去した。この際、該
ノぐターン１４上のＳ ｉ０２膜１６も同時に除去され
た（リフトオフ）。更に、全面に第２の層間絶縁膜１７
を形成した後、この層間絶縁膜１７上に第２のＡ７配線
１８を形成して半導体装置全製造した（第２図（ｄ）図
示）。
しかして、本発明によれば、第１の層間絶縁膜１２上の
第１のＡ７配線１５上にレノストパターン１４を形成し
た後、光ＣＶＤ法により低温で全面に前記配線１５と同
厚の５ｉｎ２膜１６ヲ形成するため、レノストパターン
１４上にも該パターン１４を溶解することなく、 ５ｉ
ｎ２ 膜１６が形成される。また、レノストパターン
１４の除去（て際し、該・ぐターン１４上の５ｉ０２膜
１Ｇもリフ［オフできるとともに、第１の配線１５の周
囲に５ｉ０２膜１６を残存でき表面全平坦化でき金。し
たがって、第２のＡＩ配線１８７！−認２の層間絶縁膜
１７全介して噛切れを生ずることなく形成できる。
第１のＡ７配線１５上にレノストパターン１４を形成し
た後、光ＣＶＤ法により低温で全面に前記配線１５と同
厚の５ｉｎ２膜１６ヲ形成するため、レノストパターン
１４上にも該パターン１４を溶解することなく、 ５ｉ
ｎ２ 膜１６が形成される。また、レノストパターン
１４の除去（て際し、該・ぐターン１４上の５ｉ０２膜
１Ｇもリフ［オフできるとともに、第１の配線１５の周
囲に５ｉ０２膜１６を残存でき表面全平坦化でき金。し
たがって、第２のＡＩ配線１８７！−認２の層間絶縁膜
１７全介して噛切れを生ずることなく形成できる。
まπ、表面が平坦であるため、将来３次元ＩＣが必要に
なったとき、その形成が容易である。
なったとき、その形成が容易である。
なお、上記実施例では、配線の材料としてＡ７を用いた
が、これに１浪らず、Ａｌｌ／ Ｓｉ 、 ＭＯ。
が、これに１浪らず、Ａｌｌ／ Ｓｉ 、 ＭＯ。
Ｗ、Ｔ＋ などの金属、ＭｏＳｉ２．νＶＳ Ａ２
、 Ｔ ｉ Ｓ ｉ。
、 Ｔ ｉ Ｓ ｉ。
などのソサイドあるいは多結晶シリコン等でもよい。
また、上記災に例では、ｐ型のＳｉ 基板上に第１の層
間絶銖膜ケ介してＡ７配線を形成した場合について述べ
たが、これに限らず、サファイア等の絶縁性基板上の半
導体層上に層間絶縁膜を介してＡ７ 配線を形成しても
よい。
間絶銖膜ケ介してＡ７配線を形成した場合について述べ
たが、これに限らず、サファイア等の絶縁性基板上の半
導体層上に層間絶縁膜を介してＡ７ 配線を形成しても
よい。
以上詳述した如く本発明ＶＣよれは、配線の断切れ全防
止し得る（ｇ頼性の高い半導体装置の製造方法全提供で
きるものである。
止し得る（ｇ頼性の高い半導体装置の製造方法全提供で
きるものである。
第１図（ａ）〜（ｃ）に従来の半導体装置の製造方法を
工程順に示す断面区、婬２図（、）〜（ｄ）は本発明の
−χ剤例における半導体装置の製造方法を工程ｊ順に示
′ｆ断面図である。 １ノ・・・ｐ’！４の８１ 基板（半導体基体）−１
２゜１７・・・層間絶縁膜、１３・・・ｋｌ 層、１４
・・・レジス ト ノぐ タ − ン 、 ノ ５
、 １ ８ ・・・ ７，１３ β己に２１（
、１６・・・Ｓ ｒ Ｏ２服（絶縁膜）０
工程順に示す断面区、婬２図（、）〜（ｄ）は本発明の
−χ剤例における半導体装置の製造方法を工程ｊ順に示
′ｆ断面図である。 １ノ・・・ｐ’！４の８１ 基板（半導体基体）−１
２゜１７・・・層間絶縁膜、１３・・・ｋｌ 層、１４
・・・レジス ト ノぐ タ − ン 、 ノ ５
、 １ ８ ・・・ ７，１３ β己に２１（
、１６・・・Ｓ ｒ Ｏ２服（絶縁膜）０
Claims (1)
- 半導体基体上に層間絶縁膜を介して配線、レジストパタ
ーンを順次形成する工程と、光ＣＶＤ法により全面に前
記配船と略同じ厚さの絶縁膜全形成する工程と、前記レ
ジストパターン全除去して該ノぐターン上の絶縁膜をリ
フトオフする工程とを具備することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075018A JPS59201424A (ja) | 1983-04-28 | 1983-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075018A JPS59201424A (ja) | 1983-04-28 | 1983-04-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201424A true JPS59201424A (ja) | 1984-11-15 |
Family
ID=13564012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075018A Pending JPS59201424A (ja) | 1983-04-28 | 1983-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6324625A (ja) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56118431A (en) * | 1980-02-25 | 1981-09-17 | Bridgestone Corp | Decomposition method of vulcanized rubber |
| JPS5827324A (ja) * | 1981-08-10 | 1983-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
-
1983
- 1983-04-28 JP JP58075018A patent/JPS59201424A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56118431A (en) * | 1980-02-25 | 1981-09-17 | Bridgestone Corp | Decomposition method of vulcanized rubber |
| JPS5827324A (ja) * | 1981-08-10 | 1983-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6324625A (ja) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59201424A (ja) | 半導体装置の製造方法 | |
| JPS62118543A (ja) | 半導体集積回路装置 | |
| JPS633453B2 (ja) | ||
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPS6035825B2 (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS61208851A (ja) | 半導体装置の製造方法 | |
| JPS605543A (ja) | 半導体装置の製造方法 | |
| JPS59127850A (ja) | 半導体装置の製造方法 | |
| JPS60158646A (ja) | 半導体装置の製造方法 | |
| JPH0268931A (ja) | 半導体装置の製造方法 | |
| JPH0425020A (ja) | 半導体装置の製造方法 | |
| JPS5917540B2 (ja) | 半導体装置の配線形成方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JPS5918640A (ja) | 半導体装置の製造方法 | |
| JPH0442559A (ja) | 半導体装置の製造方法 | |
| JPH03276726A (ja) | 半導体装置の製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS63281444A (ja) | 半導体装置及びその製造方法 | |
| JPH06204217A (ja) | 半導体装置の製造方法 | |
| JPS59104125A (ja) | 半導体装置の製造方法 |