JPS59205663A - コンピユ−タ処理モ−ドをもつたシ−ケンス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、シーケンスプロセス制御装置、特に複数のプ
ロセッサを有する制御装【で、装置内の割込のレベルを
判定し，それに対応した処理をシーケンスプロセス制Ｉ
ｌ（以下、Ｓモード制御と略する）と同時に行えること
と、この割込要因，異常発生債鶏等をＳモード・プロセ
ッサのメモリーから直接とり込める制御装置に関するも
のである。

従来のシーケンスプロセス制御装［において、その処理
にはＳモード制御とは別にアナログ演算処理、兵路゛診
所等のコンピュータモード制御（以下、Ｃモード制御と
略する）がある．従来この様な処理を行う時、Ｓモード
制御は一連のシーケンス制御のル゛１序をメモリーに記
憶させ、Ｓモード・ブロｔツサにより、ある一定周期に
て縁返し実行（・、（２千ート制御情報はＳモード制御
１）゛ｉ報が記ｔＱしている同一のメモリーに格納され
ていて、Ｓモード制御と同一のプロセッサで行うために
，Ｓモード制御が中断する時間が出てくる。具体的には
それはプロセッサがＣモード制御を行っている時間がこ
の時間に相当する。今，第１図において，制御装置の中
核はシステムの制御を実行するプロセッサ１、制御情報
格納用メモリー２，オペレーティングシステム（以下、
ＯＳと略ずる）４７＠納用メモリー３とから成立ってい
る。アドレス・バス４とデータ・バス５は制御情報格納
用メモリー２．ＯＳ格納用メモリー３から情報の取出し
、杏込みする時にメモリーとプロセッサを結合させる役
割を持っている。プロセッサ１は、制御情＠格納用メモ
リー２に、格納されている制御の優先順位を制御情報格
納用メモリー２よりデータ・バス５を通じて取出し，優
先順位を判定し、最も優先順位の高い制御情報が格納さ
れている先頭番地をデータ・バス５を通じて取出し、優
先順位を判定し、最も優先順位の高い制御情報が格納さ
れている先頭番地をデータ・バス５を通じて、プロセッ
サｌの内部にあるプログラムカウンター６に格納し，プ
ログラムカウンター６の情報をアドレス・ノ｛ス４に出
力し、指定されたメモリー２の情報力１データ・バス５
に出力される。この情報をプロセッサ１は受取り、制御
情報に従って処理を開始する．現在実行されている制御
が終了したＬ％、次の制御が開始されるが、仮先順位情
報の中にはモード情報も含まれており、これに従いプロ
セッサ１｛よモード切替えを行うことになる。このため
プロセッサ１はＳモード制御・Ｃモード制御のいすねか
の制御を一つだけしかできない。つまり、Ｃモード制御
を行っている時にはＳモード制御が不可能なため、この
Ｃモード制御の処理時間は，プロセスに対して処理が中
断してしまう時間となる。この時間は制御システム精度
に関連してくるため、高粘度の制御システム装置にはこ
の時間をできる限り最小とすることが必要十分条件とな
る。そのために，Ｓモード制御とＣモード制御を分跪し
、各各独立した２個のプロセッサで制御を行うことによ
り、この問題を解決する必要があった。第２図に，２個
のプロセッサを有する制御装置の構成を示す．第２図に
おいて，Ｓモード制御部はＳモード制御を行うプロセッ
サ１２．８モード制御情報格納用メモリー２２、プログ
ラムカウンター６２、一定周期でＳモード・プロセッサ
１２に対し起動をかけるタイマー７、Ｃモード制御部と
のインターフェース回路８から成る。またＣモード制御
部はＣモード制御を行うブロセシサ１１、Ｃモード・プ
ロセッサのＯＳ格納用メモリー３１、Ｃモード制御情報
格納用メモリー２１からなる。

Ｓモート制御を実行する時は制御情報格納番地を格納し
ているプログラムカウンター６２が示しているメモリー
２２の制御内容をＳモード・プロセッサ１２に与える．
Ｓモード・プロセッサ１２は制御情報に従い一連のプロ
セス制御を行い，これを緑返し実行する。

また、Ｃ七−ド制御について同様であるが，初期制御を
行い、装置内の初期化を終了後、Ｃモード制御に移行し
、処理を行う。上記の様にまったく違う２個のプロセッ
サを使用し、同時処理を行えば少なくとも前述のシーケ
ンス処理が中断する時間は少なくなるが、プロセス異常
時処理、シーケンスプログラム優先レベル判定に関して
は、Ｓモード制御で行っていたのでは、周期的に同じ制
御を繰返し行っているために制御しづらい面が出てくる
上に、シーケンス処理が中断する時間が出くる。このた
めにＳモード・プロセッサからＣモード・プロセッサ１
１に対する割込機能を有する命令を設け、この不都合に
苅処する，また、この■二・に割込要因や異常情報をＳ
モード制御情報格納用メモリー２２から直接Ｃモード・
プロセッサ１１カ取出すために、アドレス・八ス４、デ
ータ・バス５を占有して行う。

まとめ，ｈば、本発明はＳモ二ド制御とＣモードｊｊ：
ｊｉ：ＦＪを各々の専用プロセッサで同時処理を行って
いる時に、プロセスに連結しているＳモード制御の停止
している時間を最小とするために、割込を使用し、その
割込要因＆Ｃモード・プロセッサがｉｊ：’読した後、
数値力７析や異常箇所表示をＣモード制御で行うことを
目的とする。

’ａ’ｂ３ＵＡに本システムのハードウエア構成の概要
を示す．第３図は第２図のシステムに対し、割込レベル
ライン９を追加したものである．第３図において、Ｓモ
ード・プロセッサ１２がシーケンスプロセス制御を実行
中に割込機能はシーケンス命令を゛実行した時におこり
、Ｃモード・プロセッサは割込レベルライン９より、現
在発生している割込レベルをｖＰ読し、割込レベルを判
定した後，バス占有命令を発行し、アドレス・ハス４、
データ・バス５を占有し、Ｓモード制御情報格乏′自用
メモリー２２から割込票囚を取出し、その要因に対応す
るＣモード制御情報格納用メモリー２１にある制御情報
先頭番地テーブルから、先頭各地を取出し、Ｃモード・
プロセッサ１１内にあるプログラムカウンター６１に格
３リし、割込要因にあった制御を行う。この制御内容は
シーケンスプログラム優先レベル判定やＣＲＴ画面上へ
の異常箇所の表示等である。この時、ＣＲＴ画面上へ表
示する時情報はＳモード制御情ｆｌｔ格納用メモリー２
２から取出し、データ・バス５を通じてＣモード制御情
報格納用メモリー２１に格納し、これをＣＲＴ画面上に
表示する。

本装誼ではＳモード制御の処理を工程歩進メイインプロ
グラムとシーケンス工程処理プログラムと２つに分ける
。工程歩進メインプログラムとは、各プロセスの大工程
をシーケンスラダ−回路のイメージで組まれており、シ
ーケンス工程処理プログラムとは、工程歩進プログラム
の一工程をシーケンスラダー回路で組んでいるものであ
る。本装伍では工程歩進メインプログラムｌ、シーケン
ス工程処理プログラム１２８まで登録可能である。

Ｓモード制御においては、工程歩進メインプログラムが
隋時処理をしており，工程歩進メインプログラム中にあ
るシーケンス工程処理命令で各プロセスの状態を走査し
ている。この時もしシーケンス工程歩進命令が実行され
ると、Ｃモード・プロセッサ１１に対し割込がはいるが
、Ｃモード・プロセッサ１ｌは、割込レベルを判定し、
割込レベルをメモリー２１に格納する。このメモリー２
１内のエリアをタスク・コント゜ロール・テーブル（以
下、ＴＣＢと轄する）と名づける．Ｃモード・プロセッ
サ１１はＴＣＢ内に割込レベルにあったメモリー２１内
のアドレスに各プログラム毎に登録し、レベルの高い順
序に処理を行う，この選択されたシーケンス工程処理プ
ログラムの先頭各地を先頭番地レジスタから取出し、プ
ログラムカウンター６２に格紡され，シーケンス工程処
理プログラムが実行される。こうして実行されたシーケ
ンス工程処理プログラムの最後には，シーケンス工程処
理プログラム終了命令があり、この命令により、Ｃモー
ト・プロセッサｌ１に割込がはいル．Ｃモード・プロセ
ッサ１ｌは割込レベルライン９から割込レベルを取込み
、シーケンス工程処理プログラム終了命令と認知し、メ
モリー２１内にあるスタック・ポインタよりブロクラム
ヵウンタ６２に与えられ、Ｓモード処理を継続する。

１’：４図にシーケンス・ラダー回路の１例を示す。

ωｌの接点ＸＯＩＯが励磁さオしると、タイマー数定値
１秒後にω３接点ＴＯ２０が励磁さｉシるが、その時ω
１の接点ＸＯ１０の処理が終了しなかった場合にはタイ
ムアウト異常となる，この第４図のシーケンス・ラダー
回路と第３図とを使用してタイムアウｌ−異常が発生し
た場合の動作説明を以下に示す。

今、Ｓモード・プロセッサ１２が第４図のシーケンス・
ラダー回路に対応するＳモード制御を実行中であると想
定する。ω１の接点ＸＯＩＯが励磁され、タイマーに起
動がかけられるが、この時Ｓモード・プロセッサ１２が
らＣモード・プロセッサに割込が入る。この時の割込レ
ベルを割込レベルライン９より取込みＣモード・プロセ
ッサ１１は現在実行中のレベルとを比較し判定する。

二時割込レベルの方が高けｌｔば、Ｃモード・ブロ七ツ
ザはプログラムヵウンタ６１の値をＣモード゜プロセッ
サ内にあるスタック・ポインタに格納し、バス占有命令
を発行し、アドレス・バス４、データ・バス５の占有イ
ムを得た後、Ｓモード制御信Ｇ：４ｔｘ，１＋（’ｊ用
メモリー２２から割込要因を取出す。

この；；刀込要因は、割込の発生した時点で、Ｓモート
・プロセッサ２２が割込レベル対応したメモリー２２内
の７１・レスに格納してある。この割込要因でＣモード
・プロセッサ１ｌはメモリー２１内にある割込要因テー
ブルから飼御情報の先頭谷地をプログラムカウンタ６１
に４８納し、バスを解放しＣモード制御でω２のタイマ
ーＴＯＩＯの処理を行う。タイマー時期Ｌ秒をＣモード
・プロセッサｌ１で計測し、ｔ秒経過した時点でＳモー
ド・プロセッサ１２をサプレスし、バス占有命令を発行
しバスを占有し、ωｌの接点ＸＯＩＯの状態ヒ参照し、
異常の判定をする。この時ω１の接点Ｘ０１０が励磁さ
れてなければ規定時間内に終了したと見なし、正邦゜終
了したことになる。しかし、ω１の接点ＸＯＩＯが動磁
されたままならば、規定時間内に終了しなかったと見な
し，タイムアワト異常となり，ω５の出力Ｅ０１０がｇ
Ｊ磁さ九、自己保持回路ω４の接点Ｅ０１０が作動し、
以後手動リセットがかけられるまで、この状態が保持さ
れる．そしてω５の出力Ｅ０１０が出力された時点でＣ
モード・プロセッサ１ｌは異常処理を行うが、この情報
はメモリー２１に異常制御情報として格納されており、
情報が格納されている先頭番地がプログラムカウンタ６
１に格納され、順次に次のステップに進められる．Ｃモ
ード・プロセッサ１１はメモリー２２に格納されている
制御情報から異常のあった箇所を抽出し、それをデータ
・バス５を通して、メモリー２１に格納し、この情報を
使用してＣＲＴ画面上に異常のあった工程歩進メインプ
ログラムを表示する。また，ディスプレイ上には１４ｆ
ｔ内容をコード化して表示する．この時メモリー２１に
格納された時点でＳモード・プロセッサ１２はＳモード
制御を再開する。

従来ては、Ｓモード・プロセッサで行っていたため，プ
ロセスをとめずに異常内容表示することは非ｒ；’，ｐ
に困ユであった。しかし，本発明では、異常内容がコー
ド化されてディスプレイ上に表示され、かつ具詔【所が
ＣＲＴ画面上に表示され、異常諒所が検索できる。

【図面の簡単な説明】

第１図は従来のシーケンス製制装置のプロセツザまわり
のハードウエア構成、第２〜３図は２個のプロセッサを
有するシーケンス制御装置で、第２図は割込命令や異常
発生時の割込制御がないシステムのハードウエア４ζ成
図で，揶３図は本発明のハードウエア構成図である。第
４図は、シーケンス・ラダー回路の１例で、タイマー監
視をしている回路図である． １１・・・Ｃモード・プロセツザ、ｌ２・・・Ｓモード
・プロセッサ、２ｌ・・・Ｃモード制御情報格肋用メモ
リー，６１〜６２・・・スタックポインタ。 代理人弁理士蓄橋明ζ１ 叉， 手続補正書《方式》 昭和５阜（，リ 特許庁長官着杉和夫殿 事件の表示 昭和５８年９６許願第７９８９４号 発明の名利・コンピュータ処理モードをもったシーケン
ス制１ｉ４ｌ装置 補正をする者 ４ｊｉ（’Ｉ１との１νｊ（Ｉ：特許出Ｎｌｉ人名ｙ《
３１ｏ：４イ：Ａ＊社ｆ３立製｛’ｌ−Ｅｉ’／ｉ名称
株式会社日立コントロールシステムズ代乃！人 Ｉ１・＋ｉ矩〒肺・東京ｆｌ４千代ｕ１区丸の内一丁目
３番１ぢｆイ、！（幻シＩＪ立招１帽り・し，５束＋＋
（Ｍｌ：！−氏ｆ．：ｔｌｈ：＋ｉｊ（ｊｌｊ凸ＪＣＩ
ＩＩＩ”ノ１０補正命令のｌｌ；’：．．，；＋＋５ｆ
ｊ’ｒ”ｈ３’｝Ｊ袖ｊＥ（’ノλ，ｊ象 １．ｉｌ書と明細番（全文）と図面（全回）２．代理権
を証明する瞥面 補正の内容 １．願書と明細誓および図面の浄１・（（ハ）谷に変史
なし）２．委任状゛″′ 一二＜ー，一゛；・４

Claims (1)

【特許請求の範囲】
1. １．シーケンスプロセス制御だけを行う専用プロセシサ
   （以下、Ｓモード・プロセッサと略する）と、アナログ
   データ処理、異常診断を行うコンピュータ処理モードの
   命令語を処理するプロセッサ（以下、Ｃモード・プロセ
   ッサと略する）をイｊするシーケンスプロセス制御装匿
   において、Ｓモード・プロセッサの一部の命令のなかに
   あるシーケンスモード演算命令を遂次処理しでいる時、
   コンピュータに割込をかけるシーケンヌ特殊命令を実行
   すると、Ｃモード・プロセッサに対して割込をかけ、次
   の処理を継続して行い、割込を受けたＣモード・プロセ
   ッサがその割込に対応する処理をＳモード・プロセッサ
   と独立に行うことと，この時の割込要因情報なとり込む
   のに際して、Ｃモード・プロセッサはＳモード・プロセ
   ン２ノβ号ブし／スし、！内のテータ・バスとアドレス
   ・バスｋ占有し、Ｓモード・プロセッサのメモリーから
   情報を直接とり込めることに特徴とするコンピュータ処
   理モードをもったシーケンス制御装置．