JPS59222994A - 電子部品実装方法 - Google Patents
電子部品実装方法Info
- Publication number
- JPS59222994A JPS59222994A JP9893283A JP9893283A JPS59222994A JP S59222994 A JPS59222994 A JP S59222994A JP 9893283 A JP9893283 A JP 9893283A JP 9893283 A JP9893283 A JP 9893283A JP S59222994 A JPS59222994 A JP S59222994A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- soldering
- adhesive
- melting point
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、両面印刷配線板にフラントパソケージＩＣ
，チップ部品などの電子部品をリフ口半田付けする実装
方法に関するものである。
，チップ部品などの電子部品をリフ口半田付けする実装
方法に関するものである。
従来のこの種の電子部品の実装方法として、第１図ない
し第３図に示すものがあった。第１，２図において、ｌ
は両面印刷配線板、２はこの両面印刷配線板１の表面に
接着剤３により仮固定されたあと、リフ口半田付けされ
たフラットパッケージＩＣ１４はチップ部品、５はディ
スクリート部品であり、６は両面印刷配線板１の裏面に
接着剤３により仮固定されてフロー半田付げされたチッ
プ部品、８は半田である。
し第３図に示すものがあった。第１，２図において、ｌ
は両面印刷配線板、２はこの両面印刷配線板１の表面に
接着剤３により仮固定されたあと、リフ口半田付けされ
たフラットパッケージＩＣ１４はチップ部品、５はディ
スクリート部品であり、６は両面印刷配線板１の裏面に
接着剤３により仮固定されてフロー半田付げされたチッ
プ部品、８は半田である。
また第３図において、７は接着剤なしでリフ口半田付け
されたチップ部品である。
されたチップ部品である。
従来、両面印刷配線板１にフラットパッケージＩＣ２を
リフ口半田付けする場合、搭載部品の種類により第１，
２図に示すようなリフ口・フロー併用方式と、第３図の
ような両面リフ口方式とがある。第１，２図に示す方式
では、裏面のフロー半田熱により先にリフ口半田付けし
た表面側のフラットパッケージＩＣ２の半田８が再熔解
し、該ＩＣ２が位置ズレを起こさないように接着剤３に
て固定するようにしていた。
リフ口半田付けする場合、搭載部品の種類により第１，
２図に示すようなリフ口・フロー併用方式と、第３図の
ような両面リフ口方式とがある。第１，２図に示す方式
では、裏面のフロー半田熱により先にリフ口半田付けし
た表面側のフラットパッケージＩＣ２の半田８が再熔解
し、該ＩＣ２が位置ズレを起こさないように接着剤３に
て固定するようにしていた。
また第３図に示す方式は裏面にフラットパッケージＩＣ
２を実装する場合の方式で、この場合も表面のフランＩ
−Ｉ Ｃ７やチップ部品４のリフ口半田熱により、先に
リフ口半田付けした裏面側のフラットパッケージＩＣ２
の半田８の再熔解による位置ズレや脱落の防止のために
、接着剤３にて固定するようにしていた。
２を実装する場合の方式で、この場合も表面のフランＩ
−Ｉ Ｃ７やチップ部品４のリフ口半田熱により、先に
リフ口半田付けした裏面側のフラットパッケージＩＣ２
の半田８の再熔解による位置ズレや脱落の防止のために
、接着剤３にて固定するようにしていた。
従来のフラットパッケージＩＣの実装方法では以上のよ
うに仮固定のための接着剤を使用しているので、接着剤
の塗布量や塗布位置のバラツキにより接着剤がパターン
に付着して半田付不良が発生したり、あるいは塗布量過
多によってフラットパッケージＩＧのリード端子が浮き
上がって導通不良が発生するなど、接続信頼性の面で問
題があった。
うに仮固定のための接着剤を使用しているので、接着剤
の塗布量や塗布位置のバラツキにより接着剤がパターン
に付着して半田付不良が発生したり、あるいは塗布量過
多によってフラットパッケージＩＧのリード端子が浮き
上がって導通不良が発生するなど、接続信頼性の面で問
題があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、表面及び裏面の半田付けにおの
おの融解点（融点）の異なる半田材料を使用することに
より、接着剤を不要とすることができる電子部品実装方
法を提供することを目的としている。
ためになされたもので、表面及び裏面の半田付けにおの
おの融解点（融点）の異なる半田材料を使用することに
より、接着剤を不要とすることができる電子部品実装方
法を提供することを目的としている。
以下、この発明の一実施例を図について説明する。
第４図は本発明の一実施例による電子部品実装方法を示
す。本実施例の実装方法はりフロ・フロー併用方式に適
用した場合で、表面のディップ又はフロー半田付けの融
点（通常１８３℃前後）より更に高い融点の高温半田９
によって、両面印刷回路板１の表面にフラットパッケー
ジＩＣ２のリフロ半田付けを行なうものである。
す。本実施例の実装方法はりフロ・フロー併用方式に適
用した場合で、表面のディップ又はフロー半田付けの融
点（通常１８３℃前後）より更に高い融点の高温半田９
によって、両面印刷回路板１の表面にフラットパッケー
ジＩＣ２のリフロ半田付けを行なうものである。
即ち、表面のフラットパッケージＩＣ２、チップ部品４
をあらかじめ高温半田である高い融点２２１”Ｃの半田
クリーム９を用いてリフロ半田付けする。次に、裏面の
ディスクリート部品５及びチップ部品６のディップ又は
フロー半田付けを、表面より融点の低い半田８ （例え
ば、通常の融点１８３℃）を用いて行なう。このように
すれば、表面の高温半田９は融点が高いために裏面側に
おける半田付は時に融解せず、従ってフラットパッケー
ジＩＣ２やチップ部品４ば位置ズレを起こさないので、
表面側における仮固定用の接着剤は不要である。
をあらかじめ高温半田である高い融点２２１”Ｃの半田
クリーム９を用いてリフロ半田付けする。次に、裏面の
ディスクリート部品５及びチップ部品６のディップ又は
フロー半田付けを、表面より融点の低い半田８ （例え
ば、通常の融点１８３℃）を用いて行なう。このように
すれば、表面の高温半田９は融点が高いために裏面側に
おける半田付は時に融解せず、従ってフラットパッケー
ジＩＣ２やチップ部品４ば位置ズレを起こさないので、
表面側における仮固定用の接着剤は不要である。
以上のような本実施例の実装方法では、仮固定のための
接着剤を不要とすることができるので、接着剤の塗布量
や塗布位置のバラツキに起因する半田付不良や導通不良
の問題は発生せず、接続信頼性を向上できる。また資材
コストや組立加工コストも低減できる。
接着剤を不要とすることができるので、接着剤の塗布量
や塗布位置のバラツキに起因する半田付不良や導通不良
の問題は発生せず、接続信頼性を向上できる。また資材
コストや組立加工コストも低減できる。
また第５図は本発明の他の実施例方法を示す。
この方法は表、裏面共にリフロ半田付は実装する場合で
、裏面のフラットパッケージＩＣ２のリフロ用半田クリ
ーム８の融点より低い低温半田１０を用いて、表面にフ
ラットＩＣ７やチップ部品４のリフロ半田付けを行なう
ものである。
、裏面のフラットパッケージＩＣ２のリフロ用半田クリ
ーム８の融点より低い低温半田１０を用いて、表面にフ
ラットＩＣ７やチップ部品４のリフロ半田付けを行なう
ものである。
即ち、耐熱性のないフラットＩＣ７を両面リフロ半田付
けにて実装する場合、先に裏面にフラ・ノドパッケージ
ＩＣ２のリフロ半田付けを行ない、次に表面に融点の更
に低い低温半田１０（例えば融点１６２℃）を用いてフ
ラットＩＣ７，チップ部品４のリフロ半田付けを行なう
。このようにすれば、裏面の半田８は表面の半田１０よ
り融点が高いために融解せず、従ってフラットパッケー
ジＩＣ２は位置ズレや剥離、脱落を起こさないので、裏
面側における仮固定用の接着剤は不要である。
けにて実装する場合、先に裏面にフラ・ノドパッケージ
ＩＣ２のリフロ半田付けを行ない、次に表面に融点の更
に低い低温半田１０（例えば融点１６２℃）を用いてフ
ラットＩＣ７，チップ部品４のリフロ半田付けを行なう
。このようにすれば、裏面の半田８は表面の半田１０よ
り融点が高いために融解せず、従ってフラットパッケー
ジＩＣ２は位置ズレや剥離、脱落を起こさないので、裏
面側における仮固定用の接着剤は不要である。
なお、上記実施例では半田クリーム（ソルダペースト）
にょろりフロ半田付けの場合について説明したが、半田
クリームの代わりに導電接着剤などの他の導電性接合物
を用いてもよく、上記実施例と同様の効果を奏する。
にょろりフロ半田付けの場合について説明したが、半田
クリームの代わりに導電接着剤などの他の導電性接合物
を用いてもよく、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、表、裏面に融点の異
なる半田を用いるようにしたので、仮固定用の接着剤を
不要とでき、その結果電子部品の半田付接続信頼性が向
上し、又資材コストや組立加工コストも低減できる効果
がある。
なる半田を用いるようにしたので、仮固定用の接着剤を
不要とでき、その結果電子部品の半田付接続信頼性が向
上し、又資材コストや組立加工コストも低減できる効果
がある。
第１図は従来のりフロ・フロー半田付は実装方法を示す
平面図、第２図は第１図の断面側面図、第３図は従来の
両面リフロ半田付は実装方法を示す断面側面図、第４図
は本発明の一実施例による電子部品実装方法を示す断面
側面図、第５図は本発明の他の実施例による電子部品実
装方法を示す断面側面図である。 代理人 大 岩 増 雄 第１図 第３図 第４図 ｆ１コ５図 手続補正書（１発） １□８オ。５龜１２１氾８ 特許庁長官殿 １、事件の表示 特願昭 ５８−９８９３２号２、
発明の名称 電子部品実装方法 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 ｆｌ） 明細書第４頁第３行の１表面の」を「裏面の
」に訂正する。 以 上
平面図、第２図は第１図の断面側面図、第３図は従来の
両面リフロ半田付は実装方法を示す断面側面図、第４図
は本発明の一実施例による電子部品実装方法を示す断面
側面図、第５図は本発明の他の実施例による電子部品実
装方法を示す断面側面図である。 代理人 大 岩 増 雄 第１図 第３図 第４図 ｆ１コ５図 手続補正書（１発） １□８オ。５龜１２１氾８ 特許庁長官殿 １、事件の表示 特願昭 ５８−９８９３２号２、
発明の名称 電子部品実装方法 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 ｆｌ） 明細書第４頁第３行の１表面の」を「裏面の
」に訂正する。 以 上
Claims (1)
- （１１両面印刷Ｗ配線板の表面及び裏面のいずれか一方
に高融解点の導電性接合物を用いて電子部品を接続し、
他方に低融解点の導電性接合物を用いて電子部品を接続
することを特徴とする電子部品実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9893283A JPS59222994A (ja) | 1983-06-01 | 1983-06-01 | 電子部品実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9893283A JPS59222994A (ja) | 1983-06-01 | 1983-06-01 | 電子部品実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59222994A true JPS59222994A (ja) | 1984-12-14 |
Family
ID=14232892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9893283A Pending JPS59222994A (ja) | 1983-06-01 | 1983-06-01 | 電子部品実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59222994A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645370U (ja) * | 1992-09-03 | 1994-06-14 | 新電元工業株式会社 | プリント配線板の実装構造 |
-
1983
- 1983-06-01 JP JP9893283A patent/JPS59222994A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645370U (ja) * | 1992-09-03 | 1994-06-14 | 新電元工業株式会社 | プリント配線板の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4818823A (en) | Adhesive component means for attaching electrical components to conductors | |
| JPS5857785A (ja) | 電子部品実装方法 | |
| JPH0536871U (ja) | 回路接続用フレキシブル基板 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JP2912308B2 (ja) | 表面実装部品の半田付け構造 | |
| JPS63299855A (ja) | ハンダ付け方法 | |
| JPS58169993A (ja) | 部品実装方法 | |
| JPH02224393A (ja) | 混載実装メタルコアプリント配線基板組立体のはんだ付け方法 | |
| JP2809298B2 (ja) | 表面実装用基板を用いた半導体装置 | |
| JP2534837B2 (ja) | 回路基板への部品の半田付け方法 | |
| JPS63284890A (ja) | 電子部品の実装方法 | |
| JPS63283001A (ja) | チップ電子部品 | |
| JPS62250687A (ja) | 電子部品の実装方法 | |
| JPS6370597A (ja) | 表面実装部品の半田接合方法 | |
| JPS59188996A (ja) | 電子部品の実装方法 | |
| JPS6348893A (ja) | リ−ド端子のはんだ付け方法 | |
| JPS59161092A (ja) | はんだ付け方法 | |
| JPH033391A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPH0239493A (ja) | プリント回路基板のクリーム半田印刷方法 | |
| JPH04335542A (ja) | 半導体装置の実装体 | |
| JPS61287197A (ja) | 電子部品の製造方法 | |
| JPH01102992A (ja) | リフロー半田付けによる電子部品の実装方法 | |
| JPH09139561A (ja) | 半導体チップ搭載用キャリアフィルム又はフレキシブル基板へのチップ型電子部品の実装構造及び実装方法 | |
| JPS63268292A (ja) | 電子部品の接続方法 | |
| JPH0298963A (ja) | 半導体集積回路装置 |