JPS592353A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS592353A JPS592353A JP57111021A JP11102182A JPS592353A JP S592353 A JPS592353 A JP S592353A JP 57111021 A JP57111021 A JP 57111021A JP 11102182 A JP11102182 A JP 11102182A JP S592353 A JPS592353 A JP S592353A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tape
- adhesives
- protective film
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法、詳しくはセラミックパ
ッケージに内蔵される半導体集積回路の保護膜を形成す
る方法に関する。
ッケージに内蔵される半導体集積回路の保護膜を形成す
る方法に関する。
（２）技術の背景
セラミックパッケージにおいて、セラミックに含まれる
ウラン、トリウム等の放射性元素からα線が放射され、
このα線がセラミックパッケージの内蔵された半導体チ
ップ（以下チップと略称（１） する）のメモリまたはビット線を通ると、通った跡に十
と−の電荷が発生し、それによって蓄えられた情報が逆
転するソフトエラーは知られている。
ウラン、トリウム等の放射性元素からα線が放射され、
このα線がセラミックパッケージの内蔵された半導体チ
ップ（以下チップと略称（１） する）のメモリまたはビット線を通ると、通った跡に十
と−の電荷が発生し、それによって蓄えられた情報が逆
転するソフトエラーは知られている。
かかるソフトエラーを防止するには、チップ上になんら
かの物を配置し、その物によってα線をブロック（阻止
）するしかない。そのために現在とられている方法を説
明すると、第１図に示される如く、セラミックベース基
体１のキャビティ２内に付着されたチップ３上にポリイ
ミド（以下ＰＩと略記する）溶液を滴下しくドロッピン
グ）、それをチップ全面上に拡げた後硬化させて（キュ
アして）形成した保護膜４によってチップをα線から保
護する。なお同図において５はボンディングワイヤを示
す。
かの物を配置し、その物によってα線をブロック（阻止
）するしかない。そのために現在とられている方法を説
明すると、第１図に示される如く、セラミックベース基
体１のキャビティ２内に付着されたチップ３上にポリイ
ミド（以下ＰＩと略記する）溶液を滴下しくドロッピン
グ）、それをチップ全面上に拡げた後硬化させて（キュ
アして）形成した保護膜４によってチップをα線から保
護する。なお同図において５はボンディングワイヤを示
す。
上記の如くにして形成されたＰＩの保護膜４は、上に凸
に（山なり）に形成され、チップの端の部分（チップの
周縁の近くの部分）で保護膜は薄くなる。その結果、チ
ップの端の部分でメモリ等がα線に対し十分に保護され
ない。
に（山なり）に形成され、チップの端の部分（チップの
周縁の近くの部分）で保護膜は薄くなる。その結果、チ
ップの端の部分でメモリ等がα線に対し十分に保護され
ない。
かくして、チップの端部分においても十分な（２）
厚さの保護膜を設けるために、ＰＩテープを用いる技術
が開発され、併せてＰＩテープをいかなる接着剤を用い
てチップ上にはり付けるかが研究された。
が開発され、併せてＰＩテープをいかなる接着剤を用い
てチップ上にはり付けるかが研究された。
第１図に示すセラミックパッケージを完成するには、４
８０℃程度の温度でガラス封止（ガラス接着剤を用いる
キャップのろう付け）をなす。この４８０℃程度の温度
に耐えうる有機ポリマーはＰＩしかないので、ＰＩテー
プの接着にＰＩ接着剤を用いることがなされる。
８０℃程度の温度でガラス封止（ガラス接着剤を用いる
キャップのろう付け）をなす。この４８０℃程度の温度
に耐えうる有機ポリマーはＰＩしかないので、ＰＩテー
プの接着にＰＩ接着剤を用いることがなされる。
かくして、現在とられている耐α線保護膜の形成方法に
おいては、ＰＩ接着剤を少量チップ上にドロッピングし
、それをチップ上に拡げ、次いでＰＩテープを接着剤の
上におき、加熱してＰＩ接着剤をキュアし、ＰＩテープ
をはり付ける。
おいては、ＰＩ接着剤を少量チップ上にドロッピングし
、それをチップ上に拡げ、次いでＰＩテープを接着剤の
上におき、加熱してＰＩ接着剤をキュアし、ＰＩテープ
をはり付ける。
（３）従来技術と問題点
上記の加熱キュアにおいて、ＰＩ接着剤とチップの接着
力が強すぎるため、ＰＩ接着剤の硬化収縮時に接着剤と
チップの接着が不安定になることが製品の最終検査で見
出された例がある。しかし、現在セラミックパッケージ
の製造には４８０℃前後（３） でのガラス封止は不可欠であるので、ＰＩに代る接着剤
が見出されるまではそれを用いざるをえない状況にある
。
力が強すぎるため、ＰＩ接着剤の硬化収縮時に接着剤と
チップの接着が不安定になることが製品の最終検査で見
出された例がある。しかし、現在セラミックパッケージ
の製造には４８０℃前後（３） でのガラス封止は不可欠であるので、ＰＩに代る接着剤
が見出されるまではそれを用いざるをえない状況にある
。
（４）発明の目的
本発明は上記従来の問題点に泥メ、ｐｉテープとＰ■接
着剤とを用いチップのための耐α線保護膜を形成する方
法において、チップと接着剤との間に安定した接着力を
発生させうる保護膜の形成方法を提供することを目的と
する。
着剤とを用いチップのための耐α線保護膜を形成する方
法において、チップと接着剤との間に安定した接着力を
発生させうる保護膜の形成方法を提供することを目的と
する。
（５）発明の構成
そしてこの目的は本発明によれば、ＰＩテープ上にＰＩ
接着剤を塗布した後にチップ上にはり付け、加熱加圧に
よりＰＩテープをチップ上に接着する方法を提供するこ
とによって達成される。また、上記工程において、チッ
プ上に予めなんらかの材料で保護膜を形成しておいても
よい。
接着剤を塗布した後にチップ上にはり付け、加熱加圧に
よりＰＩテープをチップ上に接着する方法を提供するこ
とによって達成される。また、上記工程において、チッ
プ上に予めなんらかの材料で保護膜を形成しておいても
よい。
（６）発明の実施例
以下本発明の実施例を図面によって詳述する。
第２図に本発明の方法を実ｈ＆する工程におけるセラミ
ックパッケージの要部が断面で示され、（４） 同図および次の第３図において既に図示した部分と同じ
部分は同一符号を付して表示する。
ックパッケージの要部が断面で示され、（４） 同図および次の第３図において既に図示した部分と同じ
部分は同一符号を付して表示する。
セラミックベース基体ｌのキャビティ２にはチップ３が
付着され、ホンディングワイヤ５が接着されるまでは、
従来技術における工程と同様である。他方、ＰＩテープ
を用意し、その上に液状のＰＩ接着剤を塗布し、取り扱
い中に接着剤が作業者の指等によってぬぐわれることの
ないよう暫時放置して接着剤に含まれる溶剤を部分的に
発散させる。この状態で、接着剤は若干べたつくが、テ
ープから剥がれることばない。
付着され、ホンディングワイヤ５が接着されるまでは、
従来技術における工程と同様である。他方、ＰＩテープ
を用意し、その上に液状のＰＩ接着剤を塗布し、取り扱
い中に接着剤が作業者の指等によってぬぐわれることの
ないよう暫時放置して接着剤に含まれる溶剤を部分的に
発散させる。この状態で、接着剤は若干べたつくが、テ
ープから剥がれることばない。
次にＰＩテープをチップにはり付ける。第２図にはチッ
プ３上にはり付けられたテープ７をＰＩ接着剤６ （締
張的に図示される）と共に示す。
プ３上にはり付けられたテープ７をＰＩ接着剤６ （締
張的に図示される）と共に示す。
次いで、４８０℃程度の温度でキュアし、１００ｇ／ｃ
ｍ２程度の力でＰＩテープ７をチップ３に向けて圧着し
て保護膜を形成する。この圧着によって、チップのデバ
イスを損傷することなく、ＰＩテープはチップ３上に均
一にはり付けられる。かかる保護膜を検査したところ、
チップ３とＰＩテープとの（５） 間に安定した接着力が得られたことが確認された。
ｍ２程度の力でＰＩテープ７をチップ３に向けて圧着し
て保護膜を形成する。この圧着によって、チップのデバ
イスを損傷することなく、ＰＩテープはチップ３上に均
一にはり付けられる。かかる保護膜を検査したところ、
チップ３とＰＩテープとの（５） 間に安定した接着力が得られたことが確認された。
なお上記したＰＩテープ、ＰＩ接着剤は市販の製品を用
いる。
いる。
本発明の他の実施例においては、上記したＰＩテープの
はり付けの前に、チップ３上に、ＰＩ、りん・シリケー
トガラス（ＰＳＧ ） 、二酸化シリコン等のウェハコ
ーティング８を通常の技術で形成しておく。かくするこ
とによって、チップ上に既に形成されたＰＳＧ ＭＷ等
が前記したＰＩの硬化収縮から保護されることが確認さ
れた。
はり付けの前に、チップ３上に、ＰＩ、りん・シリケー
トガラス（ＰＳＧ ） 、二酸化シリコン等のウェハコ
ーティング８を通常の技術で形成しておく。かくするこ
とによって、チップ上に既に形成されたＰＳＧ ＭＷ等
が前記したＰＩの硬化収縮から保護されることが確認さ
れた。
なお以上説明した実施例において、ＰＩ接着剤の塗布の
ときの膜厚を５〜２０μｍＸＰＩテープの厚さを５０〜
１２５μｍ１ウエハコーテイングの膜厚を５〜１５μｍ
に設定して良好な結果を得た。
ときの膜厚を５〜２０μｍＸＰＩテープの厚さを５０〜
１２５μｍ１ウエハコーテイングの膜厚を５〜１５μｍ
に設定して良好な結果を得た。
（７）発明の効果
以上、詳細に説明したように、本発明の方法によるとき
は、チップをα線から守る保護膜が、安定した接着力で
もってチップに形成され、セラミックパッケージの信頼
性向上に効果大である。
は、チップをα線から守る保護膜が、安定した接着力で
もってチップに形成され、セラミックパッケージの信頼
性向上に効果大である。
（６）
第１図は従来技術によりｐｒ接着剤をキュアしたときの
セラミックパッケージの要部の断面図、第２図と第３図
とは本発明の方法を実施する工程におけるセラミックパ
ッケージの要部の断面図である。 １−セラミソクヘース基体、２−キャビティ、３−半導
体チップ、４．６−ＰＩ接着剤、７−ＰＩテープ、８−
ウェハコーティング特 許 出願人 冨士通株式会
社 （７） 第１図 第２図 第３図
セラミックパッケージの要部の断面図、第２図と第３図
とは本発明の方法を実施する工程におけるセラミックパ
ッケージの要部の断面図である。 １−セラミソクヘース基体、２−キャビティ、３−半導
体チップ、４．６−ＰＩ接着剤、７−ＰＩテープ、８−
ウェハコーティング特 許 出願人 冨士通株式会
社 （７） 第１図 第２図 第３図
Claims (1)
- パッケージに内蔵される半導体チップ上に保護膜を形成
する方法において、ポリイミド接着剤を塗布したポリイ
ミドテープを前記半導体チップ上に置き、加熱圧着によ
って前記ポリイミドテープを半導体チップにはり付ける
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111021A JPS592353A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111021A JPS592353A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592353A true JPS592353A (ja) | 1984-01-07 |
| JPH0340949B2 JPH0340949B2 (ja) | 1991-06-20 |
Family
ID=14550376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111021A Granted JPS592353A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121956A (ja) * | 1982-12-28 | 1984-07-14 | Tomoegawa Paper Co Ltd | 耐熱性接着シ−ト |
-
1982
- 1982-06-28 JP JP57111021A patent/JPS592353A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121956A (ja) * | 1982-12-28 | 1984-07-14 | Tomoegawa Paper Co Ltd | 耐熱性接着シ−ト |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0340949B2 (ja) | 1991-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553551B2 (ja) | 半導体ウェハを用いた半導体装置の製造方法 | |
| US8872335B2 (en) | Electronic device and method of manufacturing same | |
| JPS5987840A (ja) | 半導体装置 | |
| JPS592353A (ja) | 半導体装置の製造方法 | |
| JPS5828860A (ja) | 半導体装置及びその製造方法 | |
| JPH0475355A (ja) | リードフレームへの半導体素子の接合方法 | |
| JPS59204259A (ja) | 半導体装置の封止方法 | |
| JPH02209739A (ja) | 半導体装置の製造方法 | |
| JPS5848950A (ja) | 半導体装置およびその製造方法 | |
| JPH1050775A (ja) | 半導体装置用両面接着絶縁テープ及びこれを用いたリードフレーム | |
| JPS6214100B2 (ja) | ||
| JP3918303B2 (ja) | 半導体パッケージ | |
| JPS593779A (ja) | 磁気バブルチツプの実装方法 | |
| JP2529459B2 (ja) | 半導体装置とこれにおけるボンディング方法 | |
| JPH05315397A (ja) | 半導体装置の封止方法と封止構造 | |
| JPS63190345A (ja) | 半導体ペレツトの樹脂接着方法 | |
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| US4871405A (en) | Method of bonding a semiconductor to a package with a low and high viscosity bonding agent | |
| JPS58132955A (ja) | 半導体装置及びその製造方法 | |
| JPS6177347A (ja) | 半導体製造方法 | |
| JPS6245133A (ja) | ペレツト付方法 | |
| JPS6118157A (ja) | 半導体装置 | |
| JPS62108554A (ja) | 混成集積回路装置及びその製造方法 | |
| JPS62150859A (ja) | 半導体装置 | |
| JPS5927536A (ja) | 半導体装置及びその製造方法 |