JPS5928983B2 - 埋設絶縁分離領域の形成方法 - Google Patents

埋設絶縁分離領域の形成方法

Info

Publication number
JPS5928983B2
JPS5928983B2 JP54130919A JP13091979A JPS5928983B2 JP S5928983 B2 JPS5928983 B2 JP S5928983B2 JP 54130919 A JP54130919 A JP 54130919A JP 13091979 A JP13091979 A JP 13091979A JP S5928983 B2 JPS5928983 B2 JP S5928983B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
recess
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54130919A
Other languages
English (en)
Other versions
JPS5562733A (en
Inventor
ハンス・バ−ナ−ド・ポガ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5562733A publication Critical patent/JPS5562733A/ja
Publication of JPS5928983B2 publication Critical patent/JPS5928983B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/23907—Pile or nap type surface or component
    • Y10T428/23929—Edge feature or configured or discontinuous surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/23907—Pile or nap type surface or component
    • Y10T428/23979—Particular backing structure or composition

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Silicon Compounds (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 本発明は、高密度で非常に小さい集積半導体装置を形成
する方法に関する。
特に、シリコン基体の埋設絶縁分離用凹所の側壁にサブ
ミクロンの大きさの狭い絶縁層領域を形成して、導電体
を有する埋設絶縁分離領域を形成することに関する。過
去１０年の間にシリコン集積回路の複雑さは非常に増加
してきた。マイクロプロセス及びミニコンピュータの適
用が進むにつれて、集積回路ではよシ複雑で、より速い
スイッチング速度及びより小さな装置への要求が高まつ
てきている。集積回路のこの複雑さを増加させている半
導体プロセスの主要技術は、リソグラフィ技術である。
過去数年の間にラインの幅をある程度減少させることが
行なわれた。高レベルの集積が達成できたのはフォト・
リソグラフィの欠陥レベルの減少によつてであつた。現
在では、約５及至１０ミクロメータから約３及至５ミク
ロメータまでライン幅を段階的に減少できるようになつ
た。現在までリソグラフィプロセスではもつばら光線が
用いられてきた。しかしながら、光学的な分解能の制限
によりさらに利点を得ることはよシ困難になつている。
今日では、将来において要求されるさらに高い実装密度
を達成するために、非光線リソグラフィ、特に電子線や
Ｘ線の露光プロセスが推進されている。これらの問題及
びその可能な解決策が、さらに詳しくＢ、Ｌ、Ｃｒｉｔ
ｃｈ１０ｗ著、゛ＨｉｇｈｓｐｅｅｄＭｏｓＦＥＴｃｉ
ｒｃｕｉｔｓＵｓｉｎｇＡｄｖａｎｃｅｄＬｉｔｈｏｇ
ｒａｐｈｙ”第９巻、第２号、１９７６年２月号、１９
７６年２月、第３１頁及至第３７頁に述べられている。
上記出版物には、Ｘ線や電子線のリソグラフイは準備に
コストがかかジ複雑であることが述べられている。しか
しながら、今までのところこれらは将来の非常に複雑な
集積回路装置に対する光学的投射印刷の唯一の代わる方
法であると信じられている。また、標準のフオト・リソ
グラフイ技術を進めそして電子線又はＸ線リソグラフイ
のようなより高価で複雑な技術を用いる必要を避けるこ
とにより、ｌミクロンあるいはそれ以下の範囲の狭いラ
イン幅を得る努力も行なわれている。
このような技術は、Ｈ．Ｂ．ＰＯｇｇｅ著、ＩＢＭＴｅ
ｃｈｎｉｃａｌＤｉｓｃｌＯｓｕｒｅＢｕｌｌｅｔｉｎ
の第６巻、１９７６年、１１月、１Ｎａｒｒ０ｗＬｉｎ
ｅＷｉｄｔ−ＨｓＭａｓｋｉｎｇＭｅｔｈＯｄ″に述べ
られている。
この方法は後で酸化される多孔性シリコンの使用を含む
。他の技術がＳ．Ａ．Ａｂｂａｓ等著、ＩＢＭＴｅｃｈ
ｎｉｃａｌＤｉｓｃｌＯｓｕｒｅＢｕｌｌｅｔｉｎの第
２０巻、第４号、１９７７年９月、第１３７６頁及至第
１３７８頁に述べられている。このＴＤＢには、多結晶
シリコンの形成に訃いて、窒化シリコンのような酸化障
害壁物質の中間マスクを最初に用いることにより、マス
クになる層をマスクする多結晶シリコンの使用が述べら
れている。この技術によ勺約２ミクロンメータ以下のラ
イン幅が得られる。集積回路装置の製造に訃いて金属、
半導体物質及び誘電体を食刻することに関して発達して
きた技術は、プラズマ即ち反応性イオン食刻である。
特に、反応性イオン食刻の方法は、異方性の食刻を行な
うことが可能であシ、非常に高い外観の比が得られる。
すなわち垂直方向の食刻の方が水平方向の食刻よジもず
つと大きな比である。プロセスは、イオン、自由電子及
び遊離基のような種々の非常に活発な粒子を含むプラズ
マ即ちイオン化ガスの使用を含む。食刻に用いられるプ
ラズマは２５０℃程度までの比較的低い温度で、０．０
０５及至２０ｔ０ｒｒの範囲の低圧力に保たれる。プラ
ズマ中の粒子は主としてプラズマの激しい反応を起こす
遊離基である。低温プラズマに卦けるイオン密度は粒子
の１％程度である。ＲｉｃｈａｒｄＬ．Ｂｅｒｓｉｎ著
、ＳＯｌｌｄＳｔａｔｅＴｅｃｈｎＯｌＯｇｙ．ｌ９７
６年５月、第３１頁及至第３６頁の６ＡＳｕｒｖｅｙ０
ｆＰ１ａｓｍａ−ＥｔｃｈｉｎｇＰｒＯｃｅｓｓｅｓ７
には、さらに詳細なプラズマ食刻プロセス及び半導体物
質への適用が述べられている。このプロセスは、米国特
許第３９６６５７７号明細書に示されているように、シ
リコン半導体基体に種々のパターンに溝又は開孔を作る
ために用いられている。さらに反応性イオン即ちプラズ
マ食刻のプロセスについては、特願昭５１−７９９９５
号明細書を参照すれば十分理解できるであろう。上記特
許出願のＲＦ誘導プラズマは反応性の塩素、臭素又はヨ
ウ素基である。ＲＦ放電装置やプロセスについての正確
な記述は、前記の特許出願に詳細に与えられている。本
発明の目的は、通常の埋設絶縁分離領域に加えて、導電
体を有する埋設絶縁分離領域をも同時に形成可能とする
埋設絶縁分離領域の形成方法を提供することである。
本発明を実施するために、例えば、シリコン基体に実質
的水平面と実質的垂直面とを有する凹所を形成し、それ
から実質的水平面と実質的垂直面との両方に絶縁層を形
成する。
そして反応性イオン食刻を用いて、水平な絶縁層を実質
的に取ジ除き、垂直な絶縁層を残す。このプロセスの結
果、シリコン基体の水平な面には絶縁層が存在せず、シ
リコン基体の垂直な面に絶縁層の狭い領域が得られる。
この構造は種々の目的に用いられ、例えは、絶縁層の狭
い領域によつて規定される開孔を通して、シリコン基体
に不純物の熱拡散又はイオン注人が行われる。実質的水
平面と実質的垂直面とを有するシリコン基体は、２つの
方法で形成される。
１つの形成技術は、シリコン基体の表面に絶縁物、多結
晶シリコン又はそのような物質の層を付着し、それから
この層を十分にシリコン基体まで食刻して開孔を形成す
る。
代わクの第２の方法は、シリコン基体自体に溝又は凹所
を食刻して形成することである。構造体は、溝又は凹所
の表面即ち底がシリコン基体へのサブミクロンメータの
拡散マスクとして用いられる。本発明により、垂直な狭
い絶縁層が溝又は凹所の垂直な壁に形成され、化学気相
付着によジ多結晶シリコンで、凹所を満たされ溝又は凹
所の底で基板との電気接点が作られる。
本発明は、高密度バイポーラ集積回路の製造に卦けるよ
うな単結晶領域間の誘電体分離を形成する方法である。
特に、シリコン基体に２つの異なる幅の凹所が形成され
る。例えばこの表面への絶縁層の化学気相付着により最
も狭い幅の凹所は詰つて、実質的水平面と実質的垂直面
とを有する他の最も広い凹所に層を形成する。層の反応
性イオン食刻の結果、水平な層は実質的に取ジ除かれ、
露出したシリコン基体の最も広い凹所に狭い領域を提供
する。最も広い凹所の絶縁層及び露出したシリコン上に
導電層が付着される。導電層により、最も広い凹所の底
で露出したシリコン基板への電気接点が作られる。さて
特に第１Ａ及至第１Ｃ図には、本発明を実施するための
基本的な製造ステツプが述べられている。
第１Ａ図は、高密度集積回路を形成するために用いられ
るシリコン基体のある小さな、しかし非常に拡大された
部分を示す。シリコン基体１０が提供され、そして実質
的水平面１４と実質的垂直面１６を有する領域１２が、
シリコン基体に形成される。水平及び垂直な面を有する
領域は、シリコン基体１０自体に溝や凹所や開孔を食刻
して形成するか、又は絶縁物や多結晶シリコンやそのよ
うな物質の層をシリコン基体の表面に形成し、そしてシ
リコン基体まで届く開孔を層に作ることによシ、形成さ
れる。垂直な面１６は、次の反応性イオン食刻プロセス
を行なうために、十分に垂直で且つ垂線から約５を以下
の傾きでなければならない。層１８が、水平な表面１４
と実質的垂直面１６の両方に形成される。この層は、約
５００及至２０００Ａの厚さであ択正確な厚さは次の処
理での仕様及び適用に依存する。層１８は、種種の物質
即ち二酸化シリコン、窒化シリコン、酸化アルミニウム
、多結晶シリコン等の化合物で構成される。さて第１Ｂ
図は、プラズマ即ち反応性イオン食刻プロセスの準備が
できている。
このプロセスは前記の特願昭５１−７９９９５号明細書
を参照するとさらに十分理解される。ＲＦ誘導プラズマ
は好ましくは上記特許出願に述べられているような反応
性塩素基であると良い。ＲＦグロー放電装置の詳細な説
明は、上記特許出願に与えられている。反応性イオン即
ちプラズマ雰囲気は、好ましくはアルゴンのような不活
性ガスと塩素基とを混合したものであると良い。ＲＦ電
源からの約０．１及至０．５０ワツト／ｃ！Ｎ２程度の
適当な電力印加によジ、絶縁層の反応性イオン食刻動作
が約０．０１及至０．５マイクロメータ／分の速度で行
なわれるように十分な電力密度が提供される。食刻によ
る所望の結果が、第１Ｃ図に示されている。ここでは、
層が水平な表面１４から十分に即ち完全に取）除かれて
いる。垂直な面１６の上に存在する層１８はほとんど影
響がない。この結果第１Ｃ図に示されているように構造
体の垂直な面１６に狭い領域１８が存在する。もはや、
構造体は拡散操作、イオン注入プロセス又は絶縁物ある
いは導電フイルムの付着のような他の半導体プロセスの
準備ができている。第２Ａ及至第２Ｅ図は、凹所の側壁
に絶縁層を形成する例である。
第２Ａ図は、第１の絶縁層２１及びその上に付着された
多結晶シリコン２３を有するシリコン基体２０のある小
さな、しかし非常に拡大された部分を示す。第１の絶縁
層は、二酸化シリコン、窒化シリコン、酸化アルミニウ
ム等の知られた絶縁物質のうちの１つ又は複数で構成さ
れる。二酸化二リコン層を付着させる方法は、約９７０
℃の温度の酸素又は酸素と水蒸気の雰囲気中で熱的に二
酸化シリコンを成長させることを含む。二酸化シリコン
を成長させる第２の方法は、大気圧又は低い圧力条件の
下で、４０『Ｃ及至１０００℃の温度範囲で、ＳｉＨ４
／０２，ＳｉＨ４／Ｎ２Ｏ，ＳｉＨ４／ＣＯ２又はＳｉ
ＣｔＨ２／Ｎ２Ｏの混合ガスから二酸化シリコンが付着
されるような化学気相付着の使用を含む。
窒化シリコンの付着は、次のプロセス条件を用いて化学
気相付着によジ通常形成される。即ち、大気圧又は低い
圧力条件の下で、５００℃よジ高い温度で、ＳｉＨ４／
ＮＨ３を用いて行なわれる。多結晶シリコンの付着は、
次の条件を用いて化学気相付着によジ行なわれる。即ち
、大気圧又は低い圧力条件の下で、５００℃及至１００
０℃の温度で、ＳｉＨ４を用いて行なわれる。二酸化シ
リコン層２４のようなマスキング層が、多結晶シリコン
２３の表面に、熱的付着プロセス又は前記の化学気相付
着プロセスにより形成される。二酸化シリコン・マスク
の厚さは、典型的には２０００及至２００００Ａである
。標準の７オト・リソグラフイ及び食刻の技術が、二酸
化シリコン層２４に開孔２５を作るために用いられる。
この開孔は、約２．０及至４．０マイクロメータのライ
ン幅を有する。第２Ａ図の構造体は、典型的には次の条
件を有する多結晶シリコンに対する反応性イオン即ちプ
ラズマ食刻の雰囲気中に置かれる。即ち、Ｃｔ２／Ａｒ
の混合ガスで、０．１６ワツト／？２の電力密度で、１
０ミリトールの圧力で、ＳｉＯ２陰極で、１０ｃｃ／分
の流量速度であジ、前記特願昭５１−７９９９５号明細
書の装置を用いて行なわれる。層２１に到達すると、反
応性イオン食刻プロセスは完了し、その結果できる構造
体が第２Ｂ図に示されている。ここでは、凹所又は溝が
多結晶シリコン層２３中に形成されている。溝は十分に
垂直な側壁２６ｔｉ！：有する。第２Ｂ図に示されてい
る基体はまた、水平な表面２７を持つ。それから典型的
には化学気相付着によジ、第２の絶縁層２８が実質的水
平面２７と実質的垂直面２６の両方に形成される。この
絶縁層は、二酸化シリコン、窒化シリコン、酸化アルミ
ニウム及びこれらの物質を組み合せたもの等の種々の絶
縁物質である。第２Ｃ図の構造体が、層２８を食刻する
ために適当な反応性イオン食刻雰囲気中に置かれる。
この雰囲気は、層２８の特定の化合物に依存する。反応
性イオン食刻プロセスによジ、層２８の水平な部分が実
質的に取う除かれ、第２Ｄ図に示されているようにシリ
コン基体に狭い垂直な領域を提供する。このプロセスの
間、二酸化シリコン層２４は実質的に残つている。示さ
れているように第１の絶縁層２１が、それからこの目的
に適した雰囲気を用いて反応性イオン食刻プロセスによ
ジ取）除かれる。これを取）除いた結果が、第２Ｅ図の
構造体である。代わｖに、層２１は結果が第２Ｅ図のよ
うになるように、層２８が取ジ除かれる時の食刻を続け
ることによジ取ジ除かれる。第２Ｅ図の開孔は、第２Ａ
図に示されている開孔６よ）十分小さいことがわかる。
こうして、このプロセスによ勺、拡散、イオン注入又は
電気接点開孔として用いられるサブミクロンメータの開
孔が形成される。拡散領域２９が第２Ｅ図に示されてい
る。第３Ａ及至第３Ｄ図は、凹所の側壁に絶縁層を形成
する例を示す。
この例は、第２Ａ及至第２Ｅ図に示されている第２の例
と似ているので、同じ番号が同じ構造体の部分を示す。
この例の第１の絶縁層は、シリコン基体２０上に二酸化
シリコン層３４及び窒化シリコン層３５の順に付着され
た２つの層で構成される。その上に多結晶シリコン層２
３が付着される。二酸化シリコン・マスク２４は、二酸
化シリコン層２４を付着し続いて標準のフオト・リング
ラフイ及び食刻の技術によ）所望の領域に開孔２５を形
成して作られる。第２の例で述べたように、実質的水平
面２７及び実質的垂直面２６を有する第３Ｂ図に示され
ている構造体のように開孔を形成するために、反応性イ
オン食刻が用いられる。第３Ｂ図の構造体は、９７０℃
の水蒸気のような酸化雰囲気中に置かれ、第２の絶縁層
として表面上に二酸化シリコン層３６が熱的に成長され
る。多結晶シリコン層２３のｌ部分がこの熱的酸化プロ
セスに使われることに注意すべきだ。反応性イオン食刻
ステツプが用いられ、二酸化シリコン層３６の水平な層
を実質的に取り除き、そしてシリコン基体上に狭い領域
３８を提供する。それから二酸化シリコン層３４及び窒
化シリコン層３５が標準の食刻又は反応性イオン食刻の
技術によ）取ｖ除かれる。もはや第３Ｄ図の構潰体は、
サブミクロンメータのライン幅を有する所望の拡散、イ
オン注人又は電気接点処理のステツプの準備ができてい
る。第４Ａ及至第４Ｆ図は、凹所の側壁に絶縁層を形成
する例を示している。
ここでは−サブミクロンメータの拡散マスクがシリコン
基体自体の溝又は凹所に形成される。第４Ａ図は表面に
二酸化シリコン・マスク４２を有するシリコン基体４０
を示す。二酸化シリコンは、酸化雰囲気中での熱的に加
熱する技術又は化学気相付着により形成される。二酸化
シリコン層４２のマスク開孔は、標準のフオト・リング
ラフイ及び食刻の技術によジ形成される。それから、シ
リコン基体に溝又は凹所を形成するために、前記特願昭
５１−７９９９５号明細書に述べられているプロセスに
よジ、シリコンの反応性イオン食刻が行なわれる。そし
てシリコン構造体は、実質的水平面４５と実質的垂直面
４６とを有する。次に二酸化シリコンのような物質の化
学気相付着により絶縁層４８を付着することによυ、第
４Ｂ図の構造体が形成される。そして第４Ｂ図の構造体
は、絶縁層を取ジ除くために反応性イオン食刻雰囲気中
に置かれる。第４Ｃ図に、このプロセスの結果が示され
ている。ここでは絶縁層が水平な表面から完全に取９除
かれている。その結果、第４Ｃ図に示されているように
垂直な面の上に保たれている狭められた絶縁層の領域４
８が生じる。拡散された領域５０が示されている第４Ｅ
図は、狭められた領域を通してシリコン基体に不純物を
熱拡散した結果が示されている。基体に不純物をイオン
注入することを望む場合は、これらの不純物を薄い絶縁
スクリーン層を通してイオン注入すると良い。これは反
応性イオン食刻を第４Ｄ図に示されているように薄いス
クリーン層が形成されるように行ない水平な表面から絶
縁物を加減して取９除くことによジ、簡単に行なわれる
。それから、第４Ｄ図の構造体はイオン注人装置内に置
かれ、所望の不純物イオンがスクリーン層５２を通つて
注入され、イオン注入された領域５４が形成される。第
５Ａ図及至第５Ｆ図は、基板接点を形成する例を示す。
ここでは、基板の電気接点の形成が行なわれる。単結晶
シリコンのＰ一基板６０は、そこに作られた全面付着の
サブコレクタＮ＋拡散領域６２を有する。それから、エ
ピタキシヤルＮ一層６４が、この基板の上面に成長され
る。これらのプロセスは、例えばＮＰＮバイポーラ・ト
ランジスタの形成に卦いては標準のプロセスである。基
板６０は、典型的には１及至２０Ω・い程度の抵抗を有
するく１００〉結晶方向のシリコン・ウエハである。サ
ブコレクタの拡散は、典型的にはカプセル拡散又はイオ
ン注入の技術によシ１０２０及至１０２１原子／ｄの表
面濃度を有するようにヒ素を用いて行なわれる。層６４
を形成するためのエピタキシヤル成長プロセスは、約１
０００めＣ及至１２００℃の温度でＳｉＣ４／Ｈ２又は
ＳｉＨ４／Ｈ２の混合物を用いる通常の技術によ）行な
われる。エピタキシヤル成長の間に、Ｎ＋層の不純物が
エピタキシヤル層に移動する。高密度集積回路のエピタ
キシヤル層の厚さは、約２ミクロン以下である。熱的に
成長した二酸化シリコン層６５のようなマスクが、エピ
タキシヤル層６４の表面に形成され、適当なフオト・リ
ソグラフイ及び食刻の技術によりマスク開孔が形成され
る。Ｃｔ２及びＡｒの雰囲気を含むシリコンの反応性イ
オン食刻のプロセスが用いられ、第５Ａ図に示されてい
るように開孔６６が形成される。開孔はサブコレクタ拡
張領域６２を通つてＰ一基板６０まで伸びる。溝又は凹
所６６は垂直な面６７を有し、構造体全体は水平な表面
６８を有する。それから、絶縁層が構造体の全表面に全
面付着され、実質的水平面と実質的垂直面の両方に層７
０を形成する。層７０の反応性イオン食刻によう水平な
層が実質的に取ｖ除かれ、第５Ｃ図に示されているよう
に垂直な面に狭い領域を提供する。十分にＰ又はＮにド
ープされた多結晶シリコン叉は幾つかの良く知られた接
点金属である導電物質が用いられ、凹所を満たし、基板
６０への接点を作る。多結晶シリコンに用いられるドー
ピング・タイプは基板と同じである。示された例では、
基板６０がＰ−タイプなので、それゆえに多結晶シリコ
ン物質７２はＰタイプの物質である。それから第５Ｄ図
の構造体は、多結晶シリコンの反応性イオン食゛刻プロ
セスを用いてバツク・エツチングによりさらに処理され
る。その結果、第５Ｅ図の構造体のように、溝又は凹所
は多結晶シリコン７２によ平らな表面まで満たされる。
このステツプの食刻条件は、Ｃｔ２／Ａｔの反応性イオ
ン食刻のような溝又は凹所を形成する時に用いた条件と
同じである。代わｖに、第５Ｆ図に示されているように
、標準のフオト・リソグラフイ及び食刻の技術を用いて
、電気接点を基板６０への電気接点領域に限定すること
もできる。第６Ａ及至第６Ｇ図に、本発明の実施例が示
されている。
ここでは、二酸化シリコンのような絶縁分離が、シリコ
ン基体内の単結晶領域を他の単結晶領域から分離するた
めに用いられる。シリコン基体は、第５Ａ乃至第５Ｆ図
の例で述べたように形成される。この実施例では第５Ａ
及至第５Ｆ図の例と同じ番号が同じ構造体の部分を示す
。シリコン基体は、Ｐ一基板６０，Ｎ＋サブコレクタ領
域６２及びエピタキシヤルＮ一層６４を含む。エピタキ
シヤル層の厚さは、好ましくは１．２ミクロンメータ以
下であると良い。二酸化シリコンのような絶縁被覆層６
５が、エピタキシヤル層６４の表面に付着される。標準
のフオト・リソグラフイ及び食刻のプロセスが用いられ
て、二酸化シリコン層６５にマスク開孔を形成する。マ
スク開孔のパターンにより、シリコンの単結晶領域を他
から分離し、そしてベース・エミツタ領域をコレクタ・
リーチ・スルー領域から分離するために形成される誘電
体分離の溝の位置を決める。またパターンのある開孔は
、他の開孔よシも広い。二酸化シリコンのマスク・パタ
ーンのこれらの広い開孔は、基板６０への電気接点を作
ることが所望される場合の位置である。それから、構造
体はシリコンのプラズマ即ち反応性イオン食刻雰囲気中
に置かれ、シリコン基体に少なくとも２つの異なる幅の
凹所のパターンが形成され、その結果基体には、十分に
水平な表面７５と士分に垂直な面７６を有する領域が生
じる。単結晶領域を互いに絶縁分離するための凹所は、
サブコレクタ領域６２よりも下に深く伸びていなければ
ならない。一方ベース・エミツタ領域とコレクタ・リー
チ・スルー領域との間の誘電体分離だけは、部分的にサ
ブコレクタ領域６２まで伸びている。深さのこの違いを
達成するために、別々の反応性イオン食亥ｕステツプに
より凹所を形成することが必要である。一方例えば特願
昭５３−９６７３５号明細書に述べられているように反
応性イオン食刻の影響によシ他の領域はマスクされる。
反応性イオン食刻ステツプの結果が、第６Ａ図に示され
ている。さて、絶縁層が構造体上に付着され、最も狭い
幅の凹所を満たし、他の広い幅の凹所の上記実質的水平
面と上記実質的垂直面の両方に層を形成する。
この絶縁層は層８０と印されている。次に第６Ｂ図の構
造体は、例えば二酸化シリコンのような特定の絶縁層に
対する反応性イオン食刻が行なわれる。このプロセスの
結果、上記水平な層は実質的に取り除かれ、上記凹所の
最も広い所の実質的垂直面７６の上に狭い領域８０を提
供する。最も広い凹所の底は、第６Ｃ図に示されている
ように反応性イオン食刻によシ部分的に絶縁物が取ジ除
かれている。Ｐ一層６０への電気接点を作るために、絶
縁層と凹所の最も広い所の露出したシリコンの上に、導
電層８２が付着される。
電気接点８２は標準のフオト・リソグラフイ及び食刻の
技術を用いて食刻され、接点８２の所望のパターンを提
供して、第６Ｅ図の構造体を得る。第６Ｆ図は、製造さ
れるＮＰＮトランジスタのベースとして設定される領域
以外のすべての領域を画成するために、フオトレジスト
画成マスク８４を使用することを示す。Ｐ＋ベース領域
８６が標準のイオン注人技術によ）形成される。フオト
レジスト・マスク８４が取ジ除かれ、他の７オトレジス
ト・マスク８８が標準のフオト・リソグラJャC及び食刻
の技術によシ形成され、エミツタ領域及びコレクタ・リ
ーチ・スルー接点領域が設定される領域を除いて、すべ
ての領域が覆われる。Ｎ＋ソースを用いてこれらの領域
を作るために、イオン注入が用いられる。イオン注入が
行なわれ、ベース領域８６にＮ＋エミツタ領域９０及び
コレクタ・リーチ・スルー領域にコレクタ・リーチ・ス
ルー接点９１を形成する。通常の付着、リソグラフイ及
び食刻の技術によジ電気接点がＮＰＮトランジスタの素
子に作られる。
【図面の簡単な説明】
第１Ａ及至第１Ｃ図は、本発明を実施するための基本的
なプロセスを示す。 第２Ａ及至第２Ｅ図は、凹所の絶壁に絶縁層を形成する
例を示す。第３Ｄ図は、凹所の側壁に絶縁層を形成する
例を示す。第４Ａ及至第４Ｆ図は、凹所の続壁に絶碌層
を形成する例を示す。第５Ａ及至第５Ｆ図は、基板接点
を形成する例を示す。第６Ａ及至第６Ｇ図は、本発明に
よシ、バイポーラ集積回路トランジスタの製造プロセス
に訃いて誘導体分離及び基板接点が形成される実施例を
示す。１０・・・・・・シリコン基体、１４・・・・・
・実質的水平面、１６・・・・・・実質的垂直面、１８
・・・・・・層。

Claims (1)

    【特許請求の範囲】
  1. １ 分離領域形成位置以外が第１絶縁層で覆われた半導
    体基体の前記分離領域形成位置に、実質的に垂直な側壁
    を有する第１幅寸法の第１凹所及び前記第１幅寸法より
    大きな第２幅寸法の第２凹所を形成し、前記両凹所及び
    前記第１絶縁層に一様な厚さの連続する第２絶縁層を形
    成することにより、前記第１凹所を前記第２絶縁層で充
    填するとともに前記第２凹所の側壁及び底面に前記第２
    絶縁層を形成し、前記第２絶縁層を垂直方向の異方性ド
    ライ食刻で全体にわたつて一様に除去することにより、
    前記第２凹所の底面及び前記第１絶縁層に形成された前
    記第２絶縁層を除去して一前記第１凹所内に充填した前
    記第２絶縁層及び前記第２凹所の側壁に形成した前記第
    ２絶縁層を残し、前記第２凹所に導電体を設けて当該凹
    所の底面に接点を形成することを含む、埋設絶縁分離領
    域の形成方法。
JP54130919A 1978-11-03 1979-10-12 埋設絶縁分離領域の形成方法 Expired JPS5928983B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/957,604 US4256514A (en) 1978-11-03 1978-11-03 Method for forming a narrow dimensioned region on a body
US000000957604 1978-11-03

Publications (2)

Publication Number Publication Date
JPS5562733A JPS5562733A (en) 1980-05-12
JPS5928983B2 true JPS5928983B2 (ja) 1984-07-17

Family

ID=25499841

Family Applications (2)

Application Number Title Priority Date Filing Date
JP54130919A Expired JPS5928983B2 (ja) 1978-11-03 1979-10-12 埋設絶縁分離領域の形成方法
JP57061182A Pending JPS5880861A (ja) 1978-11-03 1982-04-14 基板接点の形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP57061182A Pending JPS5880861A (ja) 1978-11-03 1982-04-14 基板接点の形成方法

Country Status (11)

Country Link
US (1) US4256514A (ja)
EP (1) EP0010596B1 (ja)
JP (2) JPS5928983B2 (ja)
AT (1) ATE2467T1 (ja)
AU (1) AU523702B2 (ja)
BR (1) BR7907087A (ja)
CA (1) CA1130013A (ja)
DE (1) DE2964728D1 (ja)
ES (1) ES485605A1 (ja)
IT (1) IT1162788B (ja)
ZA (1) ZA795476B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61204379U (ja) * 1985-06-12 1986-12-23
JPH02137778U (ja) * 1989-04-21 1990-11-16

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4476623A (en) * 1979-10-22 1984-10-16 International Business Machines Corporation Method of fabricating a bipolar dynamic memory cell
JPS56121341A (en) * 1980-02-26 1981-09-24 Matsushita Electric Works Ltd Controller for power line carrier control system
CA1148274A (en) * 1980-03-24 1983-06-14 International Business Machines Corporation Method for making stable nitride-defined schottky barrier diodes
FR2480505A1 (fr) * 1980-04-14 1981-10-16 Thomson Csf Transistor a effet de champ a jonction de puissance a fonctionnement vertical et procede de fabrication
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US4400865A (en) * 1980-07-08 1983-08-30 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4471522A (en) * 1980-07-08 1984-09-18 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4322883A (en) * 1980-07-08 1982-04-06 International Business Machines Corporation Self-aligned metal process for integrated injection logic integrated circuits
US4758528A (en) * 1980-07-08 1988-07-19 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4378627A (en) * 1980-07-08 1983-04-05 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
JPS585537Y2 (ja) * 1980-07-09 1983-01-31 聡 田原 なべ蓋の支持脚
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
US4354896A (en) * 1980-08-05 1982-10-19 Texas Instruments Incorporated Formation of submicron substrate element
US4325182A (en) * 1980-08-25 1982-04-20 General Electric Company Fast isolation diffusion
JPS5831531A (ja) * 1981-08-19 1983-02-24 Hitachi Ltd エツチング方法
JPS5780720A (en) * 1980-11-06 1982-05-20 Fujitsu Ltd Manufacture of semiconductor device
JPS5788724A (en) * 1980-11-21 1982-06-02 Fujitsu Ltd Manufacture of semiconductor device
US4324038A (en) * 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
JPS5788746A (en) * 1980-11-25 1982-06-02 Fujitsu Ltd Preparation of semiconductor device
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
NL188432C (nl) * 1980-12-26 1992-06-16 Nippon Telegraph & Telephone Werkwijze voor het vervaardigen van een mosfet.
JPS57167653A (en) * 1981-03-23 1982-10-15 Fujitsu Ltd Manufacture of semiconductor device
US4691435A (en) * 1981-05-13 1987-09-08 International Business Machines Corporation Method for making Schottky diode having limited area self-aligned guard ring
JPS57199221A (en) * 1981-06-02 1982-12-07 Toshiba Corp Manufacture of semiconductor device
JPS57204144A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Insulating and isolating method for semiconductor integrated circuit
JPS583248A (ja) * 1981-06-30 1983-01-10 Toshiba Corp バイポ−ラ型半導体装置の製造方法
JPS5833851A (ja) * 1981-08-24 1983-02-28 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置の製法
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
CA1198832A (en) * 1981-10-27 1985-12-31 Madhukar B. Vora Polycrystalline silicon diode with metal silicide contact
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
US4424621A (en) 1981-12-30 1984-01-10 International Business Machines Corporation Method to fabricate stud structure for self-aligned metallization
US4385975A (en) * 1981-12-30 1983-05-31 International Business Machines Corp. Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate
US4430791A (en) * 1981-12-30 1984-02-14 International Business Machines Corporation Sub-micrometer channel length field effect transistor process
US4445267A (en) * 1981-12-30 1984-05-01 International Business Machines Corporation MOSFET Structure and process to form micrometer long source/drain spacing
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
JPS58134443A (ja) * 1982-02-04 1983-08-10 Toshiba Corp 半導体装置の製造方法
JPS58140137A (ja) * 1982-02-16 1983-08-19 Nec Corp 半導体装置
JPS58147040A (ja) * 1982-02-24 1983-09-01 Fujitsu Ltd 半導体装置
US4375390A (en) * 1982-03-15 1983-03-01 Anderson Nathaniel C Thin film techniques for fabricating narrow track ferrite heads
NL8201846A (nl) * 1982-05-06 1983-12-01 Philips Nv Sensor met een magneetveldgevoelig element en werkwijze voor het vervaardigen daarvan.
JPS58200553A (ja) * 1982-05-19 1983-11-22 Hitachi Ltd 半導体装置
US4473598A (en) * 1982-06-30 1984-09-25 International Business Machines Corporation Method of filling trenches with silicon and structures
US4444605A (en) * 1982-08-27 1984-04-24 Texas Instruments Incorporated Planar field oxide for semiconductor devices
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
US4830975A (en) * 1983-01-13 1989-05-16 National Semiconductor Corporation Method of manufacture a primos device
JPS59163829A (ja) * 1983-03-08 1984-09-14 Matsushita Electronics Corp パタ−ン形成方法
JPS59195823A (ja) * 1983-04-20 1984-11-07 Sanyo Electric Co Ltd 電極形成方法
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4551906A (en) * 1983-12-12 1985-11-12 International Business Machines Corporation Method for making self-aligned lateral bipolar transistors
US4636834A (en) * 1983-12-12 1987-01-13 International Business Machines Corporation Submicron FET structure and method of making
US4584763A (en) * 1983-12-15 1986-04-29 International Business Machines Corporation One mask technique for substrate contacting in integrated circuits involving deep dielectric isolation
FR2559294B1 (fr) * 1984-02-03 1988-08-12 Commissariat Energie Atomique Nouvelle tete magnetique d'ecriture et de lecture pour enregistrement perpendiculaire et son procede de fabrication
FR2559293B1 (fr) * 1984-02-03 1988-09-09 Commissariat Energie Atomique Nouvelle tete magnetique d'ecriture et de lecture pour enregistrement magnetique et son procede de fabrication
US4688069A (en) * 1984-03-22 1987-08-18 International Business Machines Corporation Isolation for high density integrated circuits
US4680614A (en) * 1984-06-25 1987-07-14 Beyer Klaus D Planar void free isolation structure
US4526631A (en) * 1984-06-25 1985-07-02 International Business Machines Corporation Method for forming a void free isolation pattern utilizing etch and refill techniques
US4689656A (en) * 1984-06-25 1987-08-25 International Business Machines Corporation Method for forming a void free isolation pattern and resulting structure
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
JPS6142955A (ja) * 1984-08-07 1986-03-01 Nec Corp 半導体装置の製造方法
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process
EP0177845A1 (de) * 1984-09-28 1986-04-16 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
US4759822A (en) * 1984-10-12 1988-07-26 Triquint Semiconductor Inc. Methods for producing an aperture in a surface
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
US4649638A (en) * 1985-04-17 1987-03-17 International Business Machines Corp. Construction of short-length electrode in semiconductor device
US4649626A (en) * 1985-07-24 1987-03-17 Hughes Aircraft Company Semiconductor on insulator edge doping process using an expanded mask
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
US4721682A (en) * 1985-09-25 1988-01-26 Monolithic Memories, Inc. Isolation and substrate connection for a bipolar integrated circuit
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4785337A (en) * 1986-10-17 1988-11-15 International Business Machines Corporation Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
US4871630A (en) * 1986-10-28 1989-10-03 International Business Machines Corporation Mask using lithographic image size reduction
JPS63122260A (ja) * 1986-11-12 1988-05-26 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
US4801350A (en) * 1986-12-29 1989-01-31 Motorola, Inc. Method for obtaining submicron features from optical lithography technology
US4776922A (en) * 1987-10-30 1988-10-11 International Business Machines Corporation Formation of variable-width sidewall structures
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
EP0313683A1 (en) * 1987-10-30 1989-05-03 International Business Machines Corporation Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions
EP0338102B1 (de) * 1988-04-19 1993-03-10 International Business Machines Corporation Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
US4876214A (en) * 1988-06-02 1989-10-24 Tektronix, Inc. Method for fabricating an isolation region in a semiconductor substrate
US4853344A (en) * 1988-08-12 1989-08-01 Advanced Micro Devices, Inc. Method of integrated circuit isolation oxidizing walls of isolation slot, growing expitaxial layer over isolation slot, and oxidizing epitaxial layer over isolation slot
US5015595A (en) * 1988-09-09 1991-05-14 Advanced Micro Devices, Inc. Method of making a high performance MOS device having both P- and N-LDD regions using single photoresist mask
US5049521A (en) * 1989-11-30 1991-09-17 Silicon General, Inc. Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate
US4997775A (en) * 1990-02-26 1991-03-05 Cook Robert K Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
EP0764974B1 (en) * 1990-03-08 2006-06-14 Fujitsu Limited Layer structure having contact hole and method of producing the same
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US5049525A (en) * 1990-06-29 1991-09-17 Texas Instruments Incorporated Iterative self-aligned contact metallization process
US5235204A (en) * 1990-08-27 1993-08-10 Taiwan Semiconductor Manufacturing Company Reverse self-aligned transistor integrated circuit
US5071780A (en) * 1990-08-27 1991-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse self-aligned transistor integrated circuit
US5175606A (en) * 1990-08-27 1992-12-29 Taiwan Semiconductor Manufacturing Company Reverse self-aligned BiMOS transistor integrated circuit
US5028557A (en) * 1990-08-27 1991-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a reverse self-aligned BIMOS transistor integrated circuit
IT1243919B (it) * 1990-11-20 1994-06-28 Cons Ric Microelettronica Procedimento per l'ottenimento di solchi submicrometrici planarizzati in circuiti integrati realizzati con tecnologia ulsi
KR920020676A (ko) * 1991-04-09 1992-11-21 김광호 반도체 장치의 소자분리 방법
US5328559A (en) * 1992-09-08 1994-07-12 Ic Sensors, Inc. Groove width trimming
DE4236609A1 (de) * 1992-10-29 1994-05-05 Siemens Ag Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats
DE4345413C2 (de) * 1992-11-27 2003-09-18 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist
JP2787646B2 (ja) * 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
US5387311A (en) * 1993-02-16 1995-02-07 Vlsi Technology, Inc. Method for manufacturing anti-fuse structures
US6139483A (en) * 1993-07-27 2000-10-31 Texas Instruments Incorporated Method of forming lateral resonant tunneling devices
US5466615A (en) * 1993-08-19 1995-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Silicon damage free process for double poly emitter and reverse MOS in BiCMOS application
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
US5665997A (en) * 1994-03-31 1997-09-09 Texas Instruments Incorporated Grated landing area to eliminate sticking of micro-mechanical devices
US7118988B2 (en) 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
KR0161731B1 (ko) * 1994-10-28 1999-02-01 김주용 반도체소자의 미세콘택 형성방법
US5651857A (en) * 1995-09-08 1997-07-29 International Business Machines Corporation Sidewall spacer using an overhang
US5714039A (en) * 1995-10-04 1998-02-03 International Business Machines Corporation Method for making sub-lithographic images by etching the intersection of two spacers
US6139647A (en) * 1995-12-21 2000-10-31 International Business Machines Corporation Selective removal of vertical portions of a film
US5767017A (en) * 1995-12-21 1998-06-16 International Business Machines Corporation Selective removal of vertical portions of a film
GB9604764D0 (en) * 1996-03-06 1996-05-08 Leslie Jonathan L Semiconductor device fabrication
DE19609229C2 (de) * 1996-03-09 1998-10-15 Micronas Intermetall Gmbh Verfahren zum Herstellen von diskreten elektronischen Elementen
US5811339A (en) * 1996-09-11 1998-09-22 Vanguard International Semiconductor Corporation Method of fabricating deep submicron MOSFET with narrow gate length using thermal oxidation of polysilicon
KR100216266B1 (ko) * 1996-12-26 1999-08-16 구본준 반도체 장치의 제조방법
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
CA2197400C (en) * 1997-02-12 2004-08-24 Universite De Sherbrooke Fabrication of sub-micron silicide structures on silicon using resistless electron beam lithography
US6261938B1 (en) 1997-02-12 2001-07-17 Quantiscript, Inc. Fabrication of sub-micron etch-resistant metal/semiconductor structures using resistless electron beam lithography
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6555484B1 (en) 1997-06-19 2003-04-29 Cypress Semiconductor Corp. Method for controlling the oxidation of implanted silicon
US5981148A (en) * 1997-07-17 1999-11-09 International Business Machines Corporation Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby
US5814547A (en) * 1997-10-06 1998-09-29 Industrial Technology Research Institute Forming different depth trenches simultaneously by microloading effect
AU1592899A (en) 1997-12-02 1999-06-16 Gelest, Inc. Silicon based films formed from iodosilane precursors and method of making th e same
US6214127B1 (en) 1998-02-04 2001-04-10 Micron Technology, Inc. Methods of processing electronic device workpieces and methods of positioning electronic device workpieces within a workpiece carrier
US6338921B1 (en) 2000-01-07 2002-01-15 International Business Machines Corporation Mask with linewidth compensation and method of making same
US7007855B1 (en) * 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark
US20010051215A1 (en) * 2000-04-13 2001-12-13 Gelest, Inc. Methods for chemical vapor deposition of titanium-silicon-nitrogen films
US7001792B2 (en) 2000-04-24 2006-02-21 Eagle Research & Development, Llc Ultra-fast nucleic acid sequencing device and a method for making and using the same
US6413792B1 (en) 2000-04-24 2002-07-02 Eagle Research Development, Llc Ultra-fast nucleic acid sequencing device and a method for making and using the same
US8232582B2 (en) 2000-04-24 2012-07-31 Life Technologies Corporation Ultra-fast nucleic acid sequencing device and a method for making and using the same
US20020127855A1 (en) * 2001-01-04 2002-09-12 Sauer Jon Robert Method for fabricating a pattern in a mask on a surface of an object and product manufactured thereby
US6436791B1 (en) 2001-06-14 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing a very deep STI (shallow trench isolation)
JP2003158178A (ja) 2001-11-22 2003-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6828082B2 (en) * 2002-02-08 2004-12-07 Chartered Semiconductor Manufacturing Ltd. Method to pattern small features by using a re-flowable hard mask
US7122296B2 (en) * 2002-03-05 2006-10-17 Brewer Science Inc. Lithography pattern shrink process and articles
JP2003282438A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
KR100524800B1 (ko) * 2002-09-25 2005-11-02 주식회사 하이닉스반도체 반도체 소자의 이중 도핑 분포를 갖는 콘택플러그 형성 방법
DE10303926B4 (de) * 2003-01-31 2005-01-05 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
US7279746B2 (en) * 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture
US6965143B2 (en) * 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
US6963108B1 (en) 2003-10-10 2005-11-08 Advanced Micro Devices, Inc. Recessed channel
DE102004053646A1 (de) * 2004-11-03 2006-05-04 Otto-Von-Guericke-Universität Magdeburg Verfahren zur örtlich definierten Erzeugung von Silizium-Nanokristallen
DE102005010944B4 (de) * 2005-03-10 2009-09-10 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
US9287356B2 (en) * 2005-05-09 2016-03-15 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8513768B2 (en) * 2005-05-09 2013-08-20 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7835170B2 (en) * 2005-05-09 2010-11-16 Nantero, Inc. Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks
US9911743B2 (en) 2005-05-09 2018-03-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8217490B2 (en) * 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
DE102006015132A1 (de) * 2006-03-31 2007-10-11 Infineon Technologies Ag Halbleiterstruktur mit Sinker-Kontakten und Verfahren zu deren Herstellung
DE102006015131B4 (de) * 2006-03-31 2007-12-27 Infineon Technologies Ag Halbleiterstruktur mit Sinker-Kontakt und Verfahren zu deren Herstellung
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
KR101486406B1 (ko) 2006-08-08 2015-01-26 난테로 인크. 스케일러블 2단자 나노튜브 스위치를 갖는 비휘발성 저항 메모리, 래치 회로 및 연산 회로
DE102006054334B3 (de) * 2006-11-17 2008-07-10 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
RU2356127C2 (ru) * 2007-07-24 2009-05-20 Государственное Учреждение "Научно-производственный комплекс "Технологический центр" Московского Государственного института электронной техники (ГУ НПК "ТЦ" МИЭТ) Способ самосовмещенного формирования изоляции элементов интегральных микросхем и поликремниевых контактов к подложке и скрытому слою
RU2377691C1 (ru) * 2008-05-27 2009-12-27 Государственное Учреждение Научно-производственный комплекс "Технологический центр" Московского Государственного института электронной техники" (ГУ НПК "ТЦ" МИЭТ) Способ изготовления самосовмещенных транзисторных структур
US20110020753A1 (en) * 2009-07-27 2011-01-27 International Business Machines Corporation Method for reversing tone of patterns on integrated circuit and patterning sub-lithography trenches
US8455883B2 (en) 2011-05-19 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Stressed semiconductor device and method of manufacturing
US8445345B2 (en) 2011-09-08 2013-05-21 International Business Machines Corporation CMOS structure having multiple threshold voltage devices
JP6130755B2 (ja) 2013-08-12 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8883648B1 (en) * 2013-09-09 2014-11-11 United Microelectronics Corp. Manufacturing method of semiconductor structure
JP6416969B2 (ja) * 2017-04-13 2018-10-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors
BE758009A (fr) * 1969-10-27 1971-04-26 Western Electric Co Dispositif a impedance reglable pour circuit integre
US3670403A (en) * 1970-03-19 1972-06-20 Gen Electric Three masking step process for fabricating insulated gate field effect transistors
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US3796612A (en) * 1971-08-05 1974-03-12 Scient Micro Syst Inc Semiconductor isolation method utilizing anisotropic etching and differential thermal oxidation
US3966577A (en) * 1973-08-27 1976-06-29 Trw Inc. Dielectrically isolated semiconductor devices
US3971684A (en) * 1973-12-03 1976-07-27 Hewlett-Packard Company Etching thin film circuits and semiconductor chips
JPS5131186A (ja) * 1974-09-11 1976-03-17 Hitachi Ltd
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
US4093503A (en) * 1977-03-07 1978-06-06 International Business Machines Corporation Method for fabricating ultra-narrow metallic lines
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
JPS5444483A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its manufacture
JPS54151374A (en) * 1978-04-14 1979-11-28 Toshiba Corp Manufacture for semiconductor device
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61204379U (ja) * 1985-06-12 1986-12-23
JPH02137778U (ja) * 1989-04-21 1990-11-16

Also Published As

Publication number Publication date
ES485605A1 (es) 1980-09-01
AU523702B2 (en) 1982-08-12
EP0010596A1 (de) 1980-05-14
CA1130013A (en) 1982-08-17
JPS5880861A (ja) 1983-05-16
BR7907087A (pt) 1980-07-22
IT1162788B (it) 1987-04-01
EP0010596B1 (de) 1983-02-09
AU5207979A (en) 1980-05-08
ZA795476B (en) 1980-09-24
DE2964728D1 (en) 1983-03-17
ATE2467T1 (de) 1983-03-15
IT7926806A0 (it) 1979-10-26
US4256514A (en) 1981-03-17
JPS5562733A (en) 1980-05-12

Similar Documents

Publication Publication Date Title
JPS5928983B2 (ja) 埋設絶縁分離領域の形成方法
CA1166760A (en) Self-aligned metal process for integrated circuit metallization
US4234362A (en) Method for forming an insulator between layers of conductive material
US4209349A (en) Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
EP0036111B1 (en) Method for making fine deep dielectric isolation
EP0036573B1 (en) Method for making a polysilicon conductor structure
US4209350A (en) Method for forming diffusions having narrow dimensions utilizing reactive ion etching
US5304510A (en) Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited
US4110125A (en) Method for fabricating semiconductor devices
JPS6365625A (ja) エッチング方法
JPS5837987B2 (ja) 埋設酸化物分離領域の形成方法
JPH0480532B2 (ja)
US4758528A (en) Self-aligned metal process for integrated circuit metallization
JPS60124967A (ja) 集積回路構造体
EP0127814B1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
KR910000020B1 (ko) 반도체장치의 제조방법
JPH10189731A (ja) コンタクトホール形成方法
JPS58200554A (ja) 半導体装置の製造方法
KR100252850B1 (ko) 반도체 소자의 산화막 형성방법
JPH0312768B2 (ja)
JPS6021539A (ja) 半導体装置の製造方法
JPH05144934A (ja) 半導体装置の製造方法