JPS5939059B2 - プログラム計算機 - Google Patents

Description

【発明の詳細な説明】 本発明はプログラム計算機に関するもので、プログラム
カウンタを初期状態に簡単に設定できるようにすること
を目的とする。

従来、プログラム演算を最初から実行させるためにプロ
グラムカウンタを初期状態に設定する手段としてまずプ
ログラムカウンタの番地指定キーを押し、次に置数キー
により初期状態の番地を置数し設定していた。

本発明は上記番地指定キーおよび初期状態の番地の置数
を不必要とし、クリャキーによりプログラムカウンタを
初期状態に設定する方式を実現したものである。

以下にその実施例について説明する。

第１図において、１はプログラム記憶装置、２はプログ
ラムカウンタ、３はデコーダ、４は演算回路、５はスイ
ッチ、６はクリヤキー、Ｔは入力装置、８はキー検出回
路、９はプログラムカウンタ２のカウントアップ回路、
１口はプログラム記憶装置１の書込み回路、１１、１２
は抵抗、１３、１４、１６、１９はそれぞれインバータ
、１５、ＩＴ、２０はアンド回路、１８、２１はオア回
路である。次にこの装置の動作を説明する。一 プログ
ラム記憶装置１の内容は書込み情報または消去情報が無
い限り、アンドゲートＩＴ、オアゲート１８を通して保
持されている。

またプログラムカウンタ２の内容も同様に書込や情報ま
たは消去情報が無い限り、アンドゲート２０、オアゲー
ト２１を通して保持されている。ところがプログラム演
算の実行時にはプログラムカウンタ２により指定された
番地のプログラム記憶装置１の情報がデコーダ３を通し
て演算回路４へ出力され演算が実行される。プログラム
記憶装置１への書込みに際しては入力装置７からの出力
がプログラムカウンタ２のカウントアツプ回路９へ入力
され、またプログラムカウンタ２の出力はカウントアツ
プ回路９へ入力されている。

したがつて入力装置７から書込み情報があるとカウント
アツプ回路９かか出力が生じ、オアゲート２１を通して
１ステツプカウントアツプされた情報がプログラムカウ
ンタ２へ入力される。また入力装置７からの出力はプロ
グラム記憶装置１の書込み回路１０へ入力されたプログ
ラムカウンタ２の出力も前記書込み回路１０へ入力され
ている。したがつて入力装置７から書込み情報があると
書込み回路１０には出力が生じ、プログラムカウンタ２
により指定された番地の書込み情報がオアゲート１８を
通してプログラム記憶装置１へ入力される。なお以上の
プログラム記憶装置からの読出し、書込み動作は従来の
装置と同様である。

ところが、プログラム記憶装置１、プログラムカウンタ
２の消去に際してはスイツチ５が閉じられている（第１
状態という）インバータ１３の入力は１０″レベルとな
り、出力は！ＦＦ′レベルとなり、この信号がアンドゲ
ート１５へ入力される。

次にクリアキー６を閉じるとインバータ１４の入力は第
２図イのように１０゛レベルとなり、そのインバータ１
４の出力ば１゛レベルとなりキー検出回路８へ入力され
る。キー検出回路８の出力は第２図口のようにＴの時間
だげ１゛レベルとなる。このキー検出回路８の出力はア
ンドゲート１５およびインバータ１９へ入力されている
。キー検出回路８の出力が゛１゛レベルとなるとアンド
ゲート１５の出力が゛１゛レベルとなりインバータ１６
へ入力され、その出力ば０゛レベルとなり、アンドゲー
ト１７へ入力される。アンドゲート１７の一方の入力が
゛Ｏ゛レベルとなるとプログラム記憶装置１の循環が停
止し、オアゲート１８を通しでＯ゛レベルがプログラム
記憶装置１へ入力される。つまりキー検出回路８で発生
する時間Ｔがプログラム記憶装置１の循環に要する１周
期時間より長ければプログラム記憶装置１の情報はすべ
て消去されることになる。

同様にインバータ１９の出力ばＯ゛レベルとなりその出
力はアンドゲート２０へ入力されプログラムカウンタ２
べＯ゛レベルを入力する。

同様にキー検出回路８で発生する時間Ｔがプログラムカ
ウンタ２の循環に要する１周期より長ければプログラム
カウンタ２の情報はすべて消去される。このようにスイ
ツチ５が閉じられているときクリアキー６を押すとプロ
グラム記憶装置１およびプログラムカウンタ２の両方が
消去される。

次にスイツチ５が開いているとき（第２状態という）ク
リアキー６を押すと同様にキー検出回路８は第２図口の
ように出力されプログラムカウンタ２の情報はすべて消
去され初期状態の番地（つまり゛０”番地）に設定され
る。しかし、スイツチ５が開いているためインバータ１
３の人力ば１゛レベルになりその出力は゛Ｏ”レベルに
なるためアンドゲート１５の出力ば０゛レベルになりプ
ログラム記憶装置１の情報は保持されることになる。

すなわち、スイツチ５が開いているときクリアキー６を
押すとプログラムカウンタ２の内容が消去され、プログ
ラム記憶装置１の内容に保護されることになる。

なお本実施例ではスイツチ５の閉を第１状態、開を第２
状態としたが論理回路の構成により本発明の思想を逸脱
することなくその構成を改良することができる。

上記実施例より明らかなように、本発明によれば、クリ
アキーの操作のみによりプログラムカウンタのクリアが
行なえ、またそのクリア動作に連動してプログラム記憶
装置のクリアを行なうこともできる。

【図面の簡単な説明】

第１図は本発明の一実施例によるプログラム計算機のプ
ロツク図、第２図はその要部の信号波形図である。 １・・・・・・プログラム記憶装置、２・・・・・・プ
ログラムカウンタ、４・・・・・・演算回路、５・・・
・・・スイツチ、６・・・・・・クリアキー １７・・
・・・・アンド回路。

Claims (1)

1. 【特許請求の範囲】 １ プログラム情報を記憶する記憶装置と、この記憶装
   置の番地を指定するプログラムカウンタと、このプログ
   ラムカウンタに指定された番地の上記記憶装置からの情
   報により演算を行なう演算回路と、第１、第２の２つの
   異なる状態をとるスイッチと、上記プログラムカウンタ
   を初期状態に設定するためのクリヤキーと、上記スイッ
   チが第１のあるいは第２の状態のいずれであるかを検出
   し、上記クリヤキーの操作された時に上記記憶装置をク
   リヤするかあるいはその記憶内容を保護するかの制御を
   行なう制御手段を設けることを特徴とするプログラム計
   算機。 ２ 制御手段を、クリヤキーの操作により記憶装置の循
   環周期よりも長いパルス巾のパルスを発生させる回路と
   、スイッチが第１の状態にある時に上記パルスを通過さ
   せ、第２の状態ある時にそのパルスの通過を阻止する第
   １のゲートと、上記記憶装置の出力端と入力端とが結合
   された循環ループに設けた第２のゲートとで構成し、上
   記第１のゲートの出力で上記第２のゲートを開閉制御す
   ることを特徴とする特許請求の範囲第１項記載のプログ
   ラム計算機。