JPS594056A - コンタクトホ−ル形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体製造技術に係わり、特に電気的接続を
とるためのコンタクトホール形成方法の改良に関する。

〔発明の技術的背景とその問題点〕

近年、半導体装置の小形化及び高集積化がはかられ、所
謂集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）、さら
には超Ｌ８Ｉ　　が試作開発されるに至っている。半導
体装置、特に集積回路の集積密度を向上させるためには
、その回路を構成する素子の寸法を益々小さくしていく
必要がある。このため、微細加工技術の進歩にはめざま
しいものがあり、光露光に用いられるフォトレジストは
ネガ型からより微細加工に適したポジ型へと、また露光
方式も密着露光からステップアンドリピート方式の縮小
露光、さらには電子線露光方式やＸ線露光方式等へと研
究開発が進んでいる。

しかしながら、微細なパターンを正確に形成し、これを
半導体素子構造に置き換えていくことは容易ではなく、
種々の解決すべき問題が残っている。−例として加工寸
法の縮小は、その精度及び信頼性の意味において重大な
困難をもたらしており、特に微細な開孔パターン（コン
タクトホール）の形成はその形状からいっても最も困難
なものとされている。また、半導体装置の集積度を向上
させるためには、上記コンタクトホールな寸法的に小さ
くすることは勿論、例えばソース・ドレイン等の素子要
素を小さくしなければならない。しかし、コンタクトホ
ール形成の際には、例えば光露光技術段階において位置
合わせ誤差を考慮し、この誤差に対する合わせ余裕が不
可決となる。このため、第１図（ａｌに示す如くコンタ
クトホール１と多結晶シリコンゲート２との間に一定の
間隔（位置合わせ余裕）を設けなければならない。なお
、図中、１ｇ、、１ｂはソース・ドレイン領域を示して
いる。

そして、現在一般に用いられているステップアントリピ
ート方式の縮小露光装置を使用する場合、１〔μｍ〕程
度の合わせ余裕カー必要となっており、これが高集積化
への犬きｆｒ障害となっている。

−ｈ記位置合わせ余裕を低減するために、最近セルファ
ラインコンタクト法と称される技術力１発表サレテイル
。例えば、Ｊ　ａ　ｐ　ａ　ｎ　ｅ　ｓ　ｅ　Ｊ　ｏ　
ｕ　ｒ　ｎ　ａ　１ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉ
ｃｓ　、　Ｖｏｌｕｍｅ　１８（１９７９）Ｐ’２５５
〜２６０に８ＥＬＯＣ８（５ｅｌｅｃｔｉｖｅ　０ｘｉ
ｄｅ　Ｃｏａｔｉｎｇｏｆ　８口１ｃｏｎ　Ｇａｔｅ　
）法と称される技術力１発表されている。この方法では
、第２図（ａ）に示すカ０きシリコン基板ＩＩ上にフィ
ールド酸化ｇ１２、ゲート酸化膜１３及び憐ドープ多結
晶シリコンゲート１４を形成した試オ゛１上（二、同図
ｒｂ＋ζ＝示す如く燐ドープ多結晶シリ６ンの酸化速度
力を単結晶シリコンのそれより速い性質を用し）、シリ
コン酸化膜Ｉ５をゲート１４Ｆで特ζ二厚く形成する。

なお、図中１６８，１６ｂ　　はソース・ドレインを示
している。次に、第２図（Ｃ）１″−示すカロ＜ＰＯＣ
ｌ、中でシリコン酸化膜１５の表面層をＩＪンシリケー
トガラス（ＰＥＧ）膜１７に変質す［７める。その後、
ソース・ドレイン１６ａ、１６ｂが露出するまでＰＳＧ
膜１７をエツチングし、第２図（ｄ＋に示す如くゲート
１４上及びその側部にのみシリコン酸化膜１５を残す。

次いで、第２図（ｅ）に示す如＜Ａｌ配線膜１８を形成
するようにしている。

しかして、この方法では前記コンタクトホール１を形成
するに際し、第１図（ｂｌに示す如くゲート２に対する
位置合わせ余裕が不要となるため、高集積化に極めて有
効である。七ころが、このような方法では前記ゲート１
４を覆うシリコン酸化膜１５の耐圧が低いと云う問題が
ある。

また、多結晶シリコンを酸化し７シリコン酸化膜１５を
形成することによって、ゲート１４のやせ細りが生じる
。ゲート１４の寸法が小さくなり膜厚が薄くなると、ゲ
ート１４の抵抗増大を招く。さらに、前記シリコン酸化
膜１５の耐圧を大きくするため多結晶シリコンを厚く酸
化する程、上記ゲート１４のやせ細りが顕著となり、こ
れらの問題を同時に解決するのは困難であった。

〔発明の目的〕

本発明の目的は、電気的接続に供される微細なコンタク
トホールを歩留り良く形成することができ、かつコンタ
ク）　ｙｋ−ル形成時の位置合わせ余裕を低減すること
ができ、半導体装置の高集積化に寄与し得るコンタクト
ホール形成方法を提供することにある。

〔発明の概要〕

本発明の骨子は、拡散層等の導電層と電気的接続をはか
るためのコンタクトホールを、デート電極等の導電膜に
近接する位置に形成するに際し、まず絶縁膜に所望のコ
ンタクトホールより大径の開孔な形成１７、次いでこの
開孔の側壁に新たな絶縁膜を設けるようにして、上記開
孔を形成する際のパターン寸法に余裕を持たせると共に
位置合わせ余裕を低減することにある。

すなわち本発明は、導電層及びこの導電層上に絶縁して
設けられた第１の導電膜のそれぞれの上面に設けられた
第１の絶縁膜に、該絶縁膜上に設けられる第２の導電膜
とｈ配溝電層との接続に供されるコンタクトホールを形
成するに際し、前記第１の絶縁膜に前記′＠１の導電膜
と隣接して所望のコンタクトホールより大径の開孔を形
成したのち、１紀開孔を含み前記導電層及び第１の絶縁
膜上に第２の絶縁膜を設け、次いでＬ記第２の絶縁膜を
一部エッチングし該絶縁膜を上記開孔の側壁部にのみセ
ルファラインで残存セしめるようにした方法である。ま
た、本発明は前記第１の絶縁膜に開化を形成する前工程
として、前記第１の導′亀膜上の該導電膜とＬ記第１の
絶縁膜との間に前記第２の絶縁膜とはエツチング特性の
異なる第３．の絶縁膜を設けておくようにした方法であ
る。

ここで、前記コンタクトホールの加工精麿を向トさせる
には、前記開孔の側壁部に第２の絶縁膜を残存せしめる
工程をマスク合わせなしに行う必要があり、これには第
２の絶縁膜を全面に設けたのち、異方性ドライエツチン
グ法により該絶縁膜を全面エツチングする方法が望まし
い。このとき、第２の絶縁膜の形成工程とし７ては、微
細な開孔にカバーレッジ良く形成で永るイオンブレーテ
ィング法が最も好ましいが、熱酸化法或いはＣＶＤ　法
であってもよい。さらに、第２の絶縁膜の材料と１．て
はシリコン酸化膜、シリコン窒化膜或いはこれらの複合
膜を用いればよい。

また、開孔の側壁部に残存せしめる第２の絶縁膜をより
高精度に制御するためには、第２の絶縁膜を設けたのち
、この絶縁膜−ににコントロール用の被膜を堆積１２、
次いでＷ方性ドライエツチング法によりコントロール用
被膜を全面エツチングし、その後Ｅ配性った被膜をマス
クとして第２の絶縁膜を選択エツチングする方法を用い
ればよい。このとき、コントロール用被膜としては多結
晶シリコン等の半導体、ｋｌ等の金属若しくはその合金
、或いはレジスト等の有機膜を用いることが可能である
。

また、前記第１の糸色縁嗅に閉孔を形成する際、一般に
前記第１の導電膜の一部表面が露出することになるが′
、第１の導電膜を積極的に露出させる必要はない。つま
り、第１の導電膜が酋出する程度、開化を第１の導電膜
に前接した位置に形成すればよいのである。

〔発明の効果〕

本発明によれば、コンタクトホールの形成に際１７、パ
ターニングすべ大開孔の寸法を所望のコンタクトホール
径よ（）大きくすることができる。つまり、パターニン
グ技術において開孔しなければならない最小寸法を大き
くするこトカで〜るので、パターニング限界或いはそれ
以下の微細なコンタクトホールの形成に極めて有効であ
る。［７かも、開化の側壁部に残存せしめる絶縁膜の幅
をマスク合わ→士玉稈なしに高精度に制御することがで
きるので、微細なコンタクトホールをも歩留り良く形成
することができる。

このため、半導体装置、特に隼積回路の小型化及び高集
積化に有効である。

また、前記第１の絶縁膜に開孔を形成しこのあっても、
後続する第２の絶縁膜の残存工程により露出した第１の
導電膜°を披↑Ｗするこ）・ができるので、コンタクト
ホール形成の際の位置合わせ余裕の低減をはかり得る。

したがっ゛〔、半導体装置のより一層の高集積化に寄巧
し得る等の効果を奏する。

また、前記ツル２の絶縁膜をイオンブレーティング法等
により形成すれば、前記第１の導電膜のやせ細りを招く
ことなく開孔側壁部に残す第２の絶縁膜の残存幅を十分
厚くすることができる。このため、ＦＦＩ述したＳ　１
８　Ｌ　（、）　ＣＳ法に比してもその効果は絶大であ
る。

〔発明の実施例〕

第３図（ａ）〜ｆｆ）は本発明の第１の実施例に係わる
ＭＯＳ　　）ランジスタｆｉＡ造工程を示す断面図であ
る。まず、第３図（ｌに示す如く比抵抗５〜５０〔Ｑ−
ｍ）（７）Ｐ型（ｉｏｏ）　ｉ／！Ｊ　：＋　ｙ７１．
板２Ｉを用意し、この基板２１の菓子分離領域にフィー
ルド酸化膜２２を埋め込むと共に、素子形成領域上にゲ
ート酸化膜２３及び燐ドープ多結晶シリコン膜からなる
ゲート電極（第１の導電膜）２４を形成する。続いて、
ゲート電極２４をマスクどしてシリコン基板２ノにＡｓ
イオンを加速電圧４０（ＫｅＶ）、ドーズ量ｌＸｌ０”
〔啓ゼ〕でイオン注入し、ソース・ドレイン領域（導電
１ｉｆｔ）２ｓｎ、ｚｓｂ　　を形成する。次いで、気
相成長法を用い、」−記試料上に第２図（ｂ）に示す如
くシリコン酸化膜（第１の絶縁膜）２６を１〔μｍ〕程
度形成し、その複核試料を１０００（’Ｃ）　　窒素雰
囲気中で２０分間アニールする。次いで、フォトリング
ラフィ技術により図示しないレジストの開孔パターンを
形成し、このパターンをマスクとしてシリコン酸化膜２
６をエツチングし第３図ｆｃ）に示す如く開孔２７を形
成する。このとき、開孔２７の大きさは必蜆とするコン
タクトホール径より大きくした。また、レジストのパタ
ーンニングには１０：１ステツプアンドリピート型光露
光装置を用い、開孔２７が前記ゲート電極２４に隣接す
る位置に形成されるようにした。これにより、ゲート電
極２４はその一部表面が開孔２７内に露出された。

次に、気相成長法を用い上記試料上の全面に、第３図（
ｆｌ）に示す如くシリコン酸化膜（第２の絶縁膜）２８
を４０００（Ａ）　　程度形成する。次いで、リアクテ
ィブイオンエツチング法を用い、第３図（ｅｌに示す如
くシリコン酸化膜２８を約４０００（Ａ）］　　全全面
エラチンする。これにより、前記開孔２７の側壁、すな
わち前記露出したゲート電極２４及びシリコン酸化膜２
６の側壁を覆うようにシリコン酸化膜２８が残存される
。

そして、シリコン酸化膜２８で囲まＡｔた部分がコンタ
クトホールとして用いられることになる。

なお、これ以降は第３図（ｆｌに示す如く、Ａ／配線膜
（第２の導電膜）２９及び保護膜３０等を形成すること
によってＮチャンネルＭＯ８）ランジスタが作製される
ことになる。

かくして本実施例によれば、コンタクトボール形成に際
し、パターンニングすべき開孔２７の寸法を必要とする
コンタクトホールよ奄）太きくすることができ、パター
ニングの容易化をはかり得る。また、光露光技術による
バクーンニング時にレジストの開孔パターンを前記ゲー
ト電極２４にぎりぎりまで接近させて設計することが可
能である。１．０　：　ｔステップアンドリピート型光
露光装置の重ね合わせ精度は約０．３〔μｍ〕とするこ
とができるので、上記のようなマスク設計でレジストパ
ターンを形成すれば開孔２７はゲート電極２４側にずれ
たとしてもせいぜい０．３〔μｍ〕　である。この程度
のずれによるゲート電極２４の露出部は後続するシリコ
ン酸化膜２８の残存工程により完全に被覆されて１、ま
うので、絶縁」二の問題はない。したがって、コンタク
トホール形成時の位置合わせ余裕を低減干ることができ
、ゲート電極２４の近傍にコンタクトホールな形成する
ことができる。このため、ソース・ドレイン領域２５ａ
、２５ｂ　　の面積を小さくすることができ、これによ
り素子の小型化および高集積化をはかり得る。

第４図（ａ）〜（Ｃ）は第２の実施例工程を示す断面図
である。この実施例が先に説明１−ｙだ実施例と異なる
点は、前記シリコン酸化膜２６を形成する前工程として
、ゲート電極２４ヒにシリコン窒化膜（第３の絶縁膜２
３）を形成することにある。すなわち、前記ゲート′咀
極２４を形成する際に、予めゲート電極２４となる多結
晶シリコン膜上にシリコン窒化膜３１を形成しておき。

パターニングにより第４図（ａｌに示す如くシリコン窒
化膜３１およびゲート電極２４を形成する。

その後、前記したシリコン酸化Ｉｔψ２６の形成及び選
択エツチング１程を経て第４図ｔｂ＋に示す如く開孔２
７を形成する。この場合、開孔２７の位置が多層ずれて
もゲート電極２４の上面が露出することはない。続いて
、前記したシリコン酸化膜２８の形成及び全面エツチン
グ工程を経て、第４図（Ｃ）に示す如く開孔２７の側壁
部にシリコン酸化膜２８を残存せしめる。これ以降も先
の実施例と同様の工程を経てＭＯＳ　　）ラソジスタが
作成されることになる。

かくして本実施例によれば、先の実施例と同様の効果は
勿論、次のような効果奪奏する。すなわち、前記開孔２
７の形成位置力を設Ｈ［イ立置力１ら大きくずれたとし
ても、開孔、？７に露出するゲート電極２４はその側面
のみである（第４図（ｂ））。そして、開孔２７の側壁
をなすゲート電極２４の側面はシリコン酸イヒ膜２８盈
二て完全１＝覆われる（第４図（Ｃ））。したカニって
、開孔２７の形成位置が大きくずれても絶縁上の問題＃
まなく、これにより位置合わせ余裕を先の実施イ列以上
に低減することができる。このため、先の実施例で用い
た露光装置よ〜〕も重ね合わせ余裕Ｑ）少ない一括転写
方式の露光装置−等を用Ｔ、％ることも可能となる。

第５図（ａ）〜（ｃｌは第３の実施例工程を示す断面図
である。この実施例力を先の第１の実施ｆｌｊと異なる
点は、前記シリコン酸イヒ膜２８の残存ニオ呈にある。

すなわち、前記第３図（ｄ）（−示したシリコン酸化膜
２８の形成工程献第５図（ａ）；二示す如くシリコン酸
化膜２８上１ニレジスト、？２を塗布形成する。次いで
、異方性ドライエ゛ソチング法を用い、第５図ｒｂ）に
示す如くレジスト３２を全面エツチングし、開化側壁部
にのみレジスト５９２を残存せしめる。続いて１．ヒ紀
残ったレジスト３２をマスクとしてシリコン酸化膜２８
を選択エツチングし、その後レジスト３２を除去するこ
とによって、第５図（ＣＩに示す如く開孔２７の側壁部
にのみシリコン酸化膜２８を残存させることができた。

したがって本実施例によれば、先の第１の実施例と同様
の効果を奏するのは勿論、開孔２７の側壁に残存せしめ
るシリコン酸化膜２８の残存幅制御をより高精度に行う
ことが可能となる。

なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記第１の絶縁膜は１層に限るものではな
く、２層以Ｊ＝の多層構造であっても何ら差し支えない
。また、前記第２の絶縁膜は気相成長法によるシリコン
酸化膜に限るものではなく、気相成長シリコンψ化膜、
或いはシリコンの熱酸化によるシリコン酸化膜やシリコ
ン窒化膜等であってもよく、さらにはこれらを組み合わ
せた多層膜でもよい。さらに、第１の絶縁膜に形成する
開孔の寸法ｈ、所望するコンタクトホール寸法及び第２
の絶縁膜の残存幅等の条件に応じて適宜定めればよい。

また、前記第３の絶縁膜はシリコン窒化膜に限るもので
はなく、第２の絶縁膜とエツチング特性の異なるもので
あればよい。さらに、前記コントロール用被膜としての
レジストの代りに、多結晶シリコン、シリコン窒化膜或
いは／ｌ膜等を用いることも可能である。また、ＭＯＳ
　　）ランジスタに限らず、第１の導体膜の側部近傍に
該導体膜と接続しないコンタクトホールを形成する必要
のある各種半導体装置の製造に適用することが可能であ
る。つまり、前記導体層はソース・ドレイン領域に限定
されるものではなく、多結晶シリコンやＡｌ配線等の導
電膜であってもよい。要するに本発明は、その要旨を逸
脱しない範囲で、種々変形１７て実施することができる
。

【図面の簡単な説明】

＠１図（８１、（ｈ）はコンタクトホール形成における
位置合わせ余裕の問題を説明するための模式図、第２図
（ａ）〜（ｅｌは従来のＭＯＳ）ランジスタ製造工程を
示す断面図、第３図（ａｔ〜げ）は本発明の第１の実施
例に係わるＭＯＳトランジスタ製造工程を示す断面図、
第４図（ａｌ〜（Ｃ１は第２の実施例工程を示す断面図
、第５図（ａｌ〜（Ｃ）は第３の実施例工程を示す断面
図である。 ２１・・・シリコン基板、２２・・・フィールド酸化膜
、２３・・・ゲート酸化膜、２４・・・ゲート電極（第
１の導電膜）、２５ａ、２５ｂ・・・ソース・ドレイン
領域（導電層）、２６・・・シリコン酸化膜（第１の絶
縁膜）、２７・・・開孔、２８・・シリコン酸化膜（第
２の絶縁膜）、２９・・・Ａ、Ｊ配線膜（第２の導電膜
）、３ｏ・・・保護嗅、３１・・・シリコン窒化Ｈ（３
３の絶縁膜）、３２・・・レジスト（コントロール用被
膜）。 出願人代理人　弁理士　鈴　江　武　彦第１図 （ａ） （１）） 第２図 （ａ

Claims (1)

1. 【特許請求の範囲】 （１１導電層及びこの導′Ｉｌ１層上に絶縁して設けら
   れた第１の導電膜のそれぞれの上面に設けられた第１の
   絶縁膜に、該絶縁膜上に設けられる第２の導電膜と上記
   導電層との接続に供されるコンタクトホールを形成する
   方法において、前記第１の絶縁膜に前記第１の導電膜と
   隣接して所望のコンタクトホールより大径の開孔を形成
   する工程と、次いで上記開孔を含み前記導電層及び第１
   の絶縁膜上に第２の絶縁膜を設ける工程と、しかるのち
   Ｅ記第２の絶縁膜を一部エッチングし該絶縁膜を上記開
   孔の側壁部にのみセルファラインで残存せしめる工程と
   を具備したことを特徴とするコンタクトホール形成方法
   。 （２）前記導電層は、半導体基板の表面に形成されたソ
   ース領域或いはドレイン領域であることを特徴とする特
   許請求の範囲第１項記載のコンタクトホール形成方法。 （３）前記第２の導電膜は、２層目の配線として用いら
   れるＡＪ膜或いはＡ７合金膜であることを特徴とする特
   許請求の範囲第１項記載のコンタクトホール形成方法。 （４）前記第２の絶縁膜は、イオンブレーティング法或
   いは熱酸化法により形成したシリコン酸化膜であること
   を特徴とする特許請求の範囲第１項記載のコンタクトホ
   ール形成方法。 （５）前記第２の絶縁膜を前記開化の側壁部にのみ残存
   せしめる工程として、異方性エツチング法により上記＠
   ２の絶縁膜を全面エツチングすることを特徴とする特許
   請求の範囲第１項記載のコンタクトホール形成方法。 （６）前記第２の絶縁膜を前記開孔の側壁部にのみ残存
   せしめる工程として、」二記第２の絶縁膜を設けたのち
   、この第２の絶縁膜上ｊニレジストを塗布し、次いで異
   方性エツチング法により上記レジストを全面エツチング
   し該レジストを前記開孔の側壁部にのみ残存せしめ、し
   かるのち上記レジストをマスクとして上記第２の絶縁膜
   を選択エツチングすることを特徴とする特許請求の範囲
   第１項記載のコンタクトホール形成方法。 （７）　　導電層及びこの導電層上に絶縁して設けられ
   た第１の導電膜のそれぞれの上面に設けられたα゛３１
   の絶縁膜に、該絶縁膜上に設けられる第２の導電膜と上
   記導電層との接続に供されるコンタクトホールを形成す
   る方法において、予め前記第１の導電膜上の該導電膜と
   前記第１の絶縁膜との間に第３の絶縁膜を設ける工程と
   、次いで前記第１の絶縁膜に上記第３の絶縁膜と隣接し
   て所望のコンタクトホールより大径の開孔な形成する工
   程と、次いで上記開孔な含み前記導電層及び第３の絶縁
   膜」二に上記第３の絶縁膜とエツチング特性の異なる第
   ２の絶縁膜を設ける工程と、しかるのち上記第２の絶縁
   膜を一部エッチングし該絶縁膜なギｌ記開孔の側壁部に
   のみセルファラインで残存せしめる工程とを具備したこ
   とを特徴とするコンタクトポール形成