JPS594130A - マスタ−パタ−ンの採取方式 - Google Patents
マスタ−パタ−ンの採取方式Info
- Publication number
- JPS594130A JPS594130A JP57113168A JP11316882A JPS594130A JP S594130 A JPS594130 A JP S594130A JP 57113168 A JP57113168 A JP 57113168A JP 11316882 A JP11316882 A JP 11316882A JP S594130 A JPS594130 A JP S594130A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- master
- matching
- sample
- master pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Wire Bonding (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆｔ１． 本発明はマスターサンプルからのマスター
パターンの採取の仕方を改良したマスターパターンの採
取方式に関する。
パターンの採取の仕方を改良したマスターパターンの採
取方式に関する。
（２）、技術の背景
従来のパターンマツチング装置においては、入力される
被認識パターンを認識するに際し、予めマスターパター
ンを用意しておき、このマスターパターンと被認識パタ
ーンとの間に照合が得られたとき、その被認識パターン
のパターン闘識が得られたとする如き技法が一般的に用
いられている。
被認識パターンを認識するに際し、予めマスターパター
ンを用意しておき、このマスターパターンと被認識パタ
ーンとの間に照合が得られたとき、その被認識パターン
のパターン闘識が得られたとする如き技法が一般的に用
いられている。
この技法におけるマスターパターンを採取する方式に解
決されるべき技術的課題があって、その解決手段の開発
が待望されている。
決されるべき技術的課題があって、その解決手段の開発
が待望されている。
（３）、従来技術と問題点
従来のパターンマツチング装置におけるマスターパター
ンの採取方式は、マスターパターンとするパターンを含
んだマスターサンプルを撮像系で撮像し、その視野内の
予め定められた大きさのマスターパターン領域内にマス
ターパターン部分を位置せしめ、そのマスターパターン
領域内のパターンをマスターパターンとしてメモリに格
納する如きものであった。
ンの採取方式は、マスターパターンとするパターンを含
んだマスターサンプルを撮像系で撮像し、その視野内の
予め定められた大きさのマスターパターン領域内にマス
ターパターン部分を位置せしめ、そのマスターパターン
領域内のパターンをマスターパターンとしてメモリに格
納する如きものであった。
この方式によれば、視野内及びマスターサンズルの位置
ずれを考慮した視野の周囲領域から成るマツチング領域
から切シ出したマスターパターンと類似したパターンが
あっても、マスターパターンの採取には全く考慮に入れ
られていない。従って、そのマスターパターン全その壕
＼被駅識ハターンのパターンマツチングに用いると、マ
ツチング領域内のマスターパターンと類似したパターン
を誤認識してしまう場合がある。
ずれを考慮した視野の周囲領域から成るマツチング領域
から切シ出したマスターパターンと類似したパターンが
あっても、マスターパターンの採取には全く考慮に入れ
られていない。従って、そのマスターパターン全その壕
＼被駅識ハターンのパターンマツチングに用いると、マ
ツチング領域内のマスターパターンと類似したパターン
を誤認識してしまう場合がある。
（４）１発明の目的
本発明は上述のような従来方式の有する欠点に着目して
創案されたもので、その目的はＢ識率を向上させ得るマ
スターパターンをメモリに入力しうるマスターパターン
の採取方式を提供することにある。
創案されたもので、その目的はＢ識率を向上させ得るマ
スターパターンをメモリに入力しうるマスターパターン
の採取方式を提供することにある。
（５）０発明の構成
そして、この目的はマスターサンプルを用いてのマスタ
ーパターンの採取に際して上記マスターパターンの採取
のための視野から仮マスターバクーンを採取し、上記視
野及びその近傍のマツチング領域に対して上記仮マスタ
ーパターンｆｔ用いてパターンマツチングを行い、上記
マツチング領域内に上記仮マスターパターンと類似する
パターンの存在を検出する場合、マスターサンプルの変
更を牛せしめて仮マスターパターンの採取を行い、上記
検出なき場合の仮マスターパターンをマスターパターン
メモリこトニよって達成される。
ーパターンの採取に際して上記マスターパターンの採取
のための視野から仮マスターバクーンを採取し、上記視
野及びその近傍のマツチング領域に対して上記仮マスタ
ーパターンｆｔ用いてパターンマツチングを行い、上記
マツチング領域内に上記仮マスターパターンと類似する
パターンの存在を検出する場合、マスターサンプルの変
更を牛せしめて仮マスターパターンの採取を行い、上記
検出なき場合の仮マスターパターンをマスターパターン
メモリこトニよって達成される。
（６）６発明の実施例
以下、添付図面を参照し々から、本発明の詳細な説明す
る。
る。
第１図は本発明全実施する装置構成を示す図である。こ
の図において、１は試料送シ機構で、その上ニは、マス
ターサンプル２及び被認識サンプル３が載置されている
。これらのサンプルの撮像領域を撮像するのが撮像部、
例えばＴＶカメラ゛４である。このＴＶカメラ４は２値
化回路５を経て認識部３へ接続されている。ジ識部３の
フレームメモリ６の入力は２値化回路５の出力に接続さ
れており、その２値化化号’（ＨＴＶカメラ４の視野内
のパターンの形状を保って格＝３〜 納するように構成されている。７はフレームメモリ６内
に格納されたパターン内の特定領域、即ちマスターパタ
ーン領域のパターンをマスターパターンとして格納する
マスターパターンメモリである。８はフレームメモリ６
のマスターパターンを切り出した領域及びその近傍領域
から成るマツチング領域に対して上記マスターパターン
を用いてパターンマツチングを行い、類似パターンの有
無を調べるチェック回路である。
の図において、１は試料送シ機構で、その上ニは、マス
ターサンプル２及び被認識サンプル３が載置されている
。これらのサンプルの撮像領域を撮像するのが撮像部、
例えばＴＶカメラ゛４である。このＴＶカメラ４は２値
化回路５を経て認識部３へ接続されている。ジ識部３の
フレームメモリ６の入力は２値化回路５の出力に接続さ
れており、その２値化化号’（ＨＴＶカメラ４の視野内
のパターンの形状を保って格＝３〜 納するように構成されている。７はフレームメモリ６内
に格納されたパターン内の特定領域、即ちマスターパタ
ーン領域のパターンをマスターパターンとして格納する
マスターパターンメモリである。８はフレームメモリ６
のマスターパターンを切り出した領域及びその近傍領域
から成るマツチング領域に対して上記マスターパターン
を用いてパターンマツチングを行い、類似パターンの有
無を調べるチェック回路である。
９１ｄ： マスタ−パターンメモリからのマスターパタ
ーンでフレームメモリラスキャンしてマスターパターン
との一致が得られるか否かを調べるパターンマツチング
回路でアル。
ーンでフレームメモリラスキャンしてマスターパターン
との一致が得られるか否かを調べるパターンマツチング
回路でアル。
パターンマツチング回路９の出力は制御部１０へ接続さ
れており、ボンディング機構１１ハコ０ＩＩＪ御部１０
によって制御されるように構成されている。
れており、ボンディング機構１１ハコ０ＩＩＪ御部１０
によって制御されるように構成されている。
次に、上述した構成装置の動作を説明する。
先ず、試料送シ機構ｌが移動されてマスターサンプル２
をＴＶカメラ４の視野内に導入しつ４− ＼、その視野（第２図（２−１）の＆）内の特定領域に
マスターサンプル２の特徴のあるパターン領域（マスタ
ーパターン領域ＩＰ：２図（２−１）Ｐｌ））を位置決
めし、その特定領域のパターン’１ｉＴＶカメラ４．２
値化回路５、フレームメモリ６を介してマスターパター
ンメモリ７に格納し、これを仮マスターパターンとする
。
をＴＶカメラ４の視野内に導入しつ４− ＼、その視野（第２図（２−１）の＆）内の特定領域に
マスターサンプル２の特徴のあるパターン領域（マスタ
ーパターン領域ＩＰ：２図（２−１）Ｐｌ））を位置決
めし、その特定領域のパターン’１ｉＴＶカメラ４．２
値化回路５、フレームメモリ６を介してマスターパター
ンメモリ７に格納し、これを仮マスターパターンとする
。
この仮マスターパターンｌ’ｆ１いてフレームメモリ６
内にある上記特定領域及びその周囲（近傍）にあるマツ
チング領域（第２図（２−１）ｂ）に対してパターンマ
ツチングを行う。これを行うのがチェック回路８である
。このパターンマツチングにおいてマスターパターン領
域Ｐｉ（つまり、仮マスターパターンを採取した領域）
の近傍領域Ｐ２（第２図の（２−１）参照）にツキパタ
ーンマツチングを行ったときに同一乃至類似のパターン
が現われると、第２図の（２−２）に示す如く同程度の
マツチング度を示すこととなる。
内にある上記特定領域及びその周囲（近傍）にあるマツ
チング領域（第２図（２−１）ｂ）に対してパターンマ
ツチングを行う。これを行うのがチェック回路８である
。このパターンマツチングにおいてマスターパターン領
域Ｐｉ（つまり、仮マスターパターンを採取した領域）
の近傍領域Ｐ２（第２図の（２−１）参照）にツキパタ
ーンマツチングを行ったときに同一乃至類似のパターン
が現われると、第２図の（２−２）に示す如く同程度の
マツチング度を示すこととなる。
この場合には、Ｐ２がパターンマツチングの際のＩＩＡ
Ｂ識となる可能性が大きいのでチェック回路８はアラー
ム出力を出力し、マスターサンプルの変更を求める。
Ｂ識となる可能性が大きいのでチェック回路８はアラー
ム出力を出力し、マスターサンプルの変更を求める。
変更されたマスターサンプルについて上述の如きマスタ
ーパターンの採取が遂行され、それが第３図の（３−１
）のＰｌで示す如きパターンであったとする。このパタ
ーンを用いて上述の如きマツチング領域すに対するパタ
ーンマツむすべての位置において第２図に示す如きＰｉ
と同程度のマツチング度を得るパターンは存在しないの
で、このパターンを後続する被認識サンプルのためのマ
スターパターンとして用いる１このような本発明のマス
ターパターンの採取方式ニヨれば、例えば全自動ワイヤ
ボンダにおいて上述の如きマツチング領域内に類似のパ
ターンが現われることがあったとしても（第２図参照）
、この類似のパターンを誤昭識し、そのパターンに対し
制御部１０がボンディング機構のボンディング動作を生
ぜしめることを高度に排除しうる。
ーパターンの採取が遂行され、それが第３図の（３−１
）のＰｌで示す如きパターンであったとする。このパタ
ーンを用いて上述の如きマツチング領域すに対するパタ
ーンマツむすべての位置において第２図に示す如きＰｉ
と同程度のマツチング度を得るパターンは存在しないの
で、このパターンを後続する被認識サンプルのためのマ
スターパターンとして用いる１このような本発明のマス
ターパターンの採取方式ニヨれば、例えば全自動ワイヤ
ボンダにおいて上述の如きマツチング領域内に類似のパ
ターンが現われることがあったとしても（第２図参照）
、この類似のパターンを誤昭識し、そのパターンに対し
制御部１０がボンディング機構のボンディング動作を生
ぜしめることを高度に排除しうる。
上記実施例においては、類似パターンの有無を調べるの
に特定領域の周囲全体について遂行する場合について説
明したが、特定の範囲内でよい場合にはその範囲内でパ
ターンマツチングを行えばよい。その範囲の狭められた
分だけマツチング時間の短縮効果が得られる。
に特定領域の周囲全体について遂行する場合について説
明したが、特定の範囲内でよい場合にはその範囲内でパ
ターンマツチングを行えばよい。その範囲の狭められた
分だけマツチング時間の短縮効果が得られる。
（７）０発明の効果
以上述べたように、本発明によれば、マスターパターン
の採取領域周囲に類似するパターンの存在の有無を調べ
るようにしているから、得られたマスターパターンとの
パターンマツチングにおいて、被認識サンプルの位置ず
れを考慮した視野内に現われることのある類似のパター
ンを誤認識するのを防止しうる。
の採取領域周囲に類似するパターンの存在の有無を調べ
るようにしているから、得られたマスターパターンとの
パターンマツチングにおいて、被認識サンプルの位置ず
れを考慮した視野内に現われることのある類似のパター
ンを誤認識するのを防止しうる。
第１図は本発明を実施する１つの装置構成例を示す図、
第２図及び第３図は第１図の装置の動作説明に用いる図
である。 図中、２はマスターサンプル、４は撮像系、５７− は２値化回路、６はフレームメモリ、７けマスターパタ
ーンメモリ、８はチェック回路である。 特許出願人 富士通株式会社 −９−−１４５− ８− 箪 ２ 図 ° ′” ７．．３イｎ□− 第３図
第２図及び第３図は第１図の装置の動作説明に用いる図
である。 図中、２はマスターサンプル、４は撮像系、５７− は２値化回路、６はフレームメモリ、７けマスターパタ
ーンメモリ、８はチェック回路である。 特許出願人 富士通株式会社 −９−−１４５− ８− 箪 ２ 図 ° ′” ７．．３イｎ□− 第３図
Claims (1)
- マスターサンプルを用いてのマスターパターンの採取に
際して上記マスターパターンの採取のための視野から仮
マスターパターンを採取し、上記視野及びその近傍のマ
ツチング領域に対して上記仮マスターパターンを用いて
パターンマツチングを行い、上記マツチング領域内に上
記仮マスターパターンと類似するパターンの存在を検出
する場合、マスターサンプルの変更を生せしめて仮パタ
ーンの採取を行い、上記検出なき場合の仮マスターパタ
ーンをマスターパターンとすることを特徴とするマスタ
ーパターンの採取方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113168A JPS594130A (ja) | 1982-06-30 | 1982-06-30 | マスタ−パタ−ンの採取方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113168A JPS594130A (ja) | 1982-06-30 | 1982-06-30 | マスタ−パタ−ンの採取方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594130A true JPS594130A (ja) | 1984-01-10 |
| JPH0141027B2 JPH0141027B2 (ja) | 1989-09-01 |
Family
ID=14605272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113168A Granted JPS594130A (ja) | 1982-06-30 | 1982-06-30 | マスタ−パタ−ンの採取方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6174082A (ja) * | 1984-09-19 | 1986-04-16 | Hitachi Ltd | パタ−ンマツチング用標準パタ−ンの作成方法 |
-
1982
- 1982-06-30 JP JP57113168A patent/JPS594130A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6174082A (ja) * | 1984-09-19 | 1986-04-16 | Hitachi Ltd | パタ−ンマツチング用標準パタ−ンの作成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0141027B2 (ja) | 1989-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578765A (en) | Image comparison systems | |
| JPS594130A (ja) | マスタ−パタ−ンの採取方式 | |
| US4545684A (en) | Alignment mark detecting apparatus and method | |
| JPS5924361B2 (ja) | ２次元画像比較検査装置 | |
| JPH03102846A (ja) | パターン欠陥検出方法 | |
| JP2949787B2 (ja) | 指紋画像回転量検出装置 | |
| JP2949788B2 (ja) | 指紋照合装置 | |
| JP3002503B2 (ja) | メッシュ付印刷スクリーン及びその自動位置検出方法並びにスクリーン印刷方法及びその装置 | |
| JPS6057929A (ja) | パターン欠陥検出装置 | |
| JPS62113002A (ja) | 対象物の到着検出機能をもつ画像処理装置 | |
| JPH0760459B2 (ja) | コ−ナ検出装置 | |
| GB2184313A (en) | Infra-red sensing and missile guidance | |
| JP2765924B2 (ja) | メッシュ付印刷スクリーン及びその自動位置検出方法並びにスクリーン印刷方法及びその装置 | |
| JP2708621B2 (ja) | 基板の位置検出方法および基板への部品搭載装置 | |
| JPH09232797A (ja) | Ｉｃ部品位置検出装置 | |
| JP3611225B2 (ja) | 中子及び主型の位置検出装置 | |
| JPS5790786A (en) | Pattern recognizing device | |
| JPS62148838A (ja) | 欠陥認識方法 | |
| JPH05124772A (ja) | 巻糸ボビンの検査装置 | |
| JPH0894335A (ja) | 画像処理検品装置 | |
| JPS58147038A (ja) | ボンデイングパツドの自動位置認識方法 | |
| JPH0131693B2 (ja) | ||
| JP3200748B2 (ja) | マーク検査方法 | |
| JPS62119442A (ja) | パタ−ン検査装置 | |
| KR970030999A (ko) | 밧데리 캐소드탭 정위치 검출 장치 및 그 제어 방법 |